使用CMOS负阻抗终端的高频时钟信号分配
本发明公开了一种用于具有高频时钟的集成电路内部的同步电路操作的系统。该系统包括用于提供时钟信号和时钟信号补码的振荡器。使用双导线传输线来分配时钟信号。该双导线传输线具有与所述时钟信号耦合的第一导线和与时钟信号补码耦合的第二导线,并将差分时钟信号提供给所述集成电路内的分支电路。将负阻抗传输线终端平行与所述传输线相连。该终端增加了时钟信号的渡越时间和时钟信号补码的渡越时间,以便于在集成电路内提供高频率的电路同步。
发明专利
CN98126009.8
1998-12-22
CN1224278
1999-07-28
H03L7/00
国际商业机器公司
U·S·高沙尔
美国纽约州
中国专利代理(香港)有限公司
邹光新% 王忠忠
美国;US
1.一种用于在具有高频时钟的集成电路中同步电路操作的系统,所述系统其特征在于包括:用于提供一个时钟信号的振荡器,所述时钟信号有若干个高电平和低电平之间的转换;提供所述时钟信号的补码的时钟信号补码;在所述集成电路内的及早线传输线具有第一导线和第二导线,所述第一导线与所述时钟信号耦合,所述第二导线与所述时钟信号补码耦合,所述双导线传输线用于将所述时钟信号和所述时钟信号补码传播到所述集成电路内部的分支电路中;并且若干个终端与所述第一导线和所述第二导线耦合,所述若干个终端给所述第一导线和所述第二导线提供负阻抗以用于增加时钟信号渡越时间和时钟信号补码的渡越时间,并在所述集成电路内部提供高频电路同步。