信号处理器

摘要：

1比特信号的信号处理器包括一n阶Δ-∑调制器（DSM），该DSM具有用来接收1比特信号的一输入端4和用来输出量化器Q产生的被处理1比特信号的一输出端5。该量化器Q从一系列5信号积分级接收P比特信号。每一积分级包括与输入端4连接的第一1比特乘法器An、与输出端5连接的第二1比特乘法器Cn、求和这些系数乘法器的输出的一加法器6n以及积分该加法器6n的输出的一积分器7n。最末级包括一系数乘法器A_n+1和一加法器6_n＋1。该加法器6_n+1求和该系数乘法器A_n+1的输出和前一积分级的积分器的输出。输入信号经过1比特延迟传送给除最末级之外的所有级。量化器的输出信号经过1比特延迟反馈给这些级。最末级接收没有延迟的输入信号，还从前级接收在定时方面相应于其所接收的输入比特的积分。

专利类型：发明专利

申请/专利号：CN98124136.0

申请日期：1998-10-24

公开/公告号：CN1227443

公开/公告日：1999-09-01

主分类号：H03M7/32

申请/专利权人:索尼英国有限公司

发明/设计人:P·C·伊斯蒂; P·D·索普; C·斯莱特

主申请人地址:英国瑟里郡

专利代理机构:中国专利代理(香港)有限公司

代理人:张志醒% 王忠忠

国别省市代码:英国;GB

权利要求：

1、1比特信号的信号处理器，包括：一n阶△∑调制器（DSM），其中n至少是1，该DSM具有用来接收1比特信号的一输入端；把P比特信号再量化为1比特形式的一量化器，该再量化信号是该处理器的输出信号；以及多个信号组合器，它们包括：一第一组合器，产生输入信号与第一系数的积和输出信号与第二系数的积的相加组合的积分；至少一个中间组合器，各产生输入信号与第一系数的积、输出信号与第二系数的积和前级积分的相加组合的积分；以及一最末组合器，产生输入信号与第一系数的积和前级积分的相加组合来形成所述P比特信号，所述P比特信号被量化器再量化，形成1比特输出信号，在所述信号处理器中：所述输入信号经过相应于一组合器的延迟的延迟传送给第一和中间组合器，不经过这种延迟传送给最末组合器，量化器的1比特输出信号经过同样的延迟反馈给这些组合器，最末组合器从其前级组合器接收在定时方面相应于其所接收的输入信号的P比特信号。