半导体延迟电路
本发明提供的半导体延迟电路能实现精细的延迟时间调整间隔,且能设置许多调整级。每个都具有多个传播路径的多个反相器树形电路串联连接,其中的多个传播路径具有相同间隔的不同延迟时间,而传播路径的输出由开关电路选择性地向外部传输。
发明专利
CN98101398.8
1998-04-16
CN1197330
1998-10-28
H03K5/13
日本电气株式会社
小林康夫
日本东京
中原信达知识产权代理有限责任公司
穆德骏
日本;JP
一种半导体延迟电路,包括:具有耦合到输入端的输入节点和输出节点的第一反相器电路;具有耦合到所述第一反相器电路的所述输出节点的输入节点和经过第一转换门耦合到输出端的输出节点的第二反相器电路,所述第二反相器电路具有第一电流驱动能力;以及具有耦合到所述第一反相器电路的所述输出节点的输入节点和经过第二转换门耦合到所述输出端的输出节点的第三反相器,所述第三反相器具有不同于所述第一电流驱动能力的第二电流驱动能力。