PLL电路

摘要：

在现有技术中，由于不能以简单地改变ＶＣＯ控制电压ＶＣＰ，所以就遇到不能使ＰＬＬ的锁定速度和稳定度两者同时提高的问题。本发明通过输入误差信号＊ＵＰ，使电容１１的预充电电荷通过ＮＭＯＳ晶体管Ｎ１１放电。从而使电容１１的一端电压降低，转而使连接在电容１１上的电荷泵控制晶体管Ｐ１２的导通电阻作非线性下降。通过这样的做法，使ＶＣＯ控制电压ＶＣＰ在误差信号＊ＵＰ脉冲宽度变窄的时候降低，在变宽的时候升高。

专利类型：发明专利

申请/专利号：CN97103357.9

申请日期：1997-03-20

公开/公告号：CN1177865

公开/公告日：1998-04-01

主分类号：H03L7/08

申请/专利权人:三菱电机半导体软件株式会社% 三菱电机株式会社

发明/设计人:泷川浩

主申请人地址:日本兵库

专利代理机构:中国国际贸易促进委员会专利商标事务所

代理人:范本国

国别省市代码:日本;JP

权利要求：

一种ＰＬＬ电路，包括：低通滤波器；压控震荡器，能以震荡输出ＰＬＬ信号，其频率根据由低通滤波器输出的控制电压产生变化；鉴相器，用来接收ＰＬＬ信号和基准信号，检出两者之间的相位差，输出误差信号；电荷泵，用来根据误差信号，向低通滤波器提供电荷，或者由低通滤波器１６俘获电荷；控制装置，装有可变电阻，当受到施加的误差信号的作用时，其阻值会发生变化，从而使电荷泵向低通滤波器提供电荷，或者由低通滤波器１６俘获电荷，借以对来自鉴相器的误差信号的脉冲持续时间进行非线性调节。