CRC/EDC校验器系统

摘要：

当在纠正扫描中正在纠正一块数据时，ＥＤＣ／ＣＲＣ校验器（７０）执行ＥＤＣ／ＣＲＣ校验，借此免除块纠正后的用于ＥＤＣ／ＣＲＣ目的的缓冲器访问。在纠正扫描中，累计一个ＥＤＣ／ＣＲＣ和，在完成该块的扫描时，块中的零ＥＤＣ／ＣＲＣ字节证实已纠正了该块。在块的单一纠正扫描中，将未纠正的最新码字的字节加在累计和上。（必要时）纠正前一码字中与最新码字的字节具有字节同步关系的字节，并（在发生纠正时）将包含用来纠正前一码字的字节的错误模式的错误模式因子也加在累计和上。在示出的实施例中，将块概念化成具有码字的列，字节同步关系为使正在累计一个未纠正的字节时，对紧接的前一码字的对应字节进行纠正。本发明的各实施例能同时处理多个码字。

专利类型：发明专利

申请/专利号：CN95196066.0

申请日期：1995-09-15

公开/公告号：CN1164941

公开/公告日：1997-11-12

主分类号：H03M13/00

申请/专利权人:西尔拉斯逻辑公司

发明/设计人:C·P·佐克

主申请人地址:美国加利福尼亚州

专利代理机构:中国专利代理(香港)有限公司

代理人:王勇% 陈景峻

国别省市代码:美国;US

权利要求：

一种用于校验以块形式存储在缓冲器中的信息字节的系统，该系统包括：一个纠正单元，它在缓冲器的纠正访问期间输出供在纠正块中的指定字节中使用的错误模式；一个ＣＲＣ／ＥＤＣ校验器，它在缓冲器的纠正访问期间在块中的字节上操作并使用ＣＲＣ／ＥＤＣ信息来确认该块是纠正了的。