一种通讯集成电路及其制造方法
本发明涉及一种采用编解码方式完成的通讯集成电路及其制造方法。该电路包括采用０．８μ数模兼容的ＣＭＯＳ双金属硅栅工艺制造的８位Ａ／Ｄ变换器，实现了分时加电，即实现了低功耗；还包括免同步调整的时钟调整电路，可在３０波特至１００Ｋ波特之间任意中途变速通讯，通讯速度可根据现场情况在芯片内及时进行调整，在极宽范围内智能化全自动跟踪，可广泛用于二总线制模拟量火灾报警等领域。
发明专利
CN94113382.6
1994-12-29
CN1126908
1996-07-17
H03M1/02
杨秋江
杨秋江; 钱福元; 陈焱; 杜茂元; 翁立坚; 王德普
100083北京市德胜门外北沙滩一号国际交流中心8号信箱
北京;11
一种免同步调整可宽范围变速通讯的编解码通讯集成电路，其特征是该电路包括直接转换式８位Ａ／Ｄ变换器，它由０．８μ数－模兼容的ＣＭＯＳ双金属硅栅结构组成，保证了Ａ／Ｄ变换时间≤２０μｓ，这样的高速Ａ／Ｄ变换就能作到分时加电，Ａ／Ｄ变换电路具有低功耗保持端，并将Ａ／Ｄ部分电源单独引出片外，数字电路部分有一个加电控制输出端，可实现两种不同模式的Ａ／Ｄ瞬时加电，以达到多点通讯中每刻仅有一点的Ａ／Ｄ变换器耗电，本器件有２５６个地址，即实现静态工作电流≤１００μＡ的低功耗。还包括免同步调整的时钟调整电路，其产生可随编码数据ＤＩＮ波特数变化的采样时钟ＣＫＴ，通过“０”电平识别器，从编码中拾取其基本周期Ｔ，在Ｔ宽度内使一个加数器计数，将计数结果置入一个可预置的减计数器，减计数器用比加计数器快一倍的时钟减数，减数器每减至全零便重新置数，同时使一个反复触发器翻转一次，周而复始，从而产生一个与Ｔ相适应的可随Ｔ变化的采样时钟，由这个时钟控制全部解码工作；若Ｎ个基本周期为一个数据，则将采样结果依次送入Ｎ级移位寄存器，并在Ｎ倍采样时钟时，将Ｎ位采样值进行译码，将所得的数据送入数据移位寄存器，若整个编码长度为Ｍ个数据，则在Ｍ乘Ｎ倍采样时钟的时刻，将Ｍ位数据移位寄存器的Ｍ位并行输出值打入比较器进行比较，若与设定条件相符，则认为解码成功，并产生设定的各种动作；本集成电路可在３０波特至１００Ｋ波特之间任意中途变速通讯，通讯速度可根据现场情况在芯片内及时进行调整，在极宽的范围内智能化全自动跟踪。