加法定时器

摘要：

本实用新型是一种电子定时器。这种加法定时器采用三块ＣＭＯＳ４０００系列集成电路组成，分为时基脉冲、音频振荡、计数、译码四个单元电路。并采用七个时间控制开关和扬声器组成这种加法定时器。由时基脉冲电路产生时钟信号，然后进行分频译码，推动音频振荡电路产生鸣叫声，并利用七个时间控制开关进行加法设定时间，具有定时准确、稳定度在百分之一等优点，而且成本低，耗电量不大，适用于家庭生活学习等方面的需要。

专利类型：实用新型

申请/专利号：CN89207049.8

申请日期：1989-05-16

公开/公告号：CN2054594

公开/公告日：1990-03-14

主分类号：H03K17/28

申请/专利权人:徐宝亮% 祝希忠

发明/设计人:徐宝亮; 祝希忠

主申请人地址:北京市西城区平安里南路东中毛家湾45号

国别省市代码:北京(11)

权利要求：

一种加法定时器，是由时基脉冲电路、音频振荡电路、计数电路、译码电路、扬声器、时间控制开关、电源开关、绝缘盒体构成，其特征在于时基脉冲电路是由集成电路４０６９中的三个非门和电阻、电解电容器、电位器相连组成，音频振荡电路是由集成电路４０６９中的另外三个非门和电阻、电容器相连组成；计数电路由集成电路４０４０组成，为１２级分频器，并有１２个输出端，从Ｑ↓［１］顺序排列至Ｑ↓［１２］，还有输入端即ＣＰ端，及清零脉冲输入端即Ｒ端；译码电路是由集成电路４０６８组成，为一个八与非门电路，其中有八个输入端和与非输出端、与输出端；时间控制开关为七个Ｋ↓［１］～Ｋ↓［７］，分别接在译码电路的七个输入端（八个输入端中有一端不用）与计数电路中的七个输出端Ｑ↓［６］～Ｑ↓［１２］之间；扬声器是接在时基脉冲电路输出端与音频振荡电路输出端之间；上述各单元电路之间用二极管连接。