用于数字信号的延迟电路

摘要：

用这种电路,可在数字电路系统中选择等于取样周期非整数倍的总延迟,其中的数字电路系统通过由固定频率的取样信号(ｆa)所定时的模拟--数字转换器从带限的模拟信号中形成数字信号(ｄs).它也是用于数字电路系统的时钟信号.该电路包括具有等于取周期延迟(Ｖ)的数字延迟组件(Ｖ1);乘法器(ｍ1),它将其输入与另一非整数倍的小于1的部分--ｂ输入相乘;乘法器(ｍ２),它将其输入与另一输入因子(1-b)相乘;一加法器(a1)以及由取样信号(fa)定时的峰值滤波器.

专利类型：发明专利

申请/专利号：CN85107301

申请日期：1985-10-07

公开/公告号：CN85107301

公开/公告日：1986-07-09

主分类号：H03K5/13

申请/专利权人:联邦德国ITT工业股份有限公司

发明/设计人:索恩克·麦加特; 雷纳·施威尔

主申请人地址:联邦德国7800弗赖堡.邮政号840.翰斯邦特街19号

专利代理机构:中国国际贸易促进委员会专利代理部

代理人:余刚

国别省市代码:德国;DE

权利要求：

用于数字信号（ｄｓ）的延迟电路，该数字信号是由固定频率的取样信号（ｆａ）所定时的模拟－数字转换器从带限的模拟信号中形成的，而且，通过由取样信号周期的非整数倍而延迟数字信号，其特征在于有下列特性：　　第一数字延迟组件（Ｖ１），它提供等于取样周期的延迟（Ｖ），跟随其后的第一乘法器（ｍ１），用来将其输出乘以非整数倍的小于１的部份－ｂ，它们一起构成了第一并联支路；　　乘以因子（１－ｂ）的第二乘法器接在第二并联支路中；　　第一和第二输入端分别与第一和第二并联支路相连的第一加法器（ａ１）之后有一数字峰值滤波器（ｐｆ），该滤波器是由取样信号（ｆａ）定时的，而且如果可能，滤波器将在频率范围上升到取样频率一半之处对由两个支路和第一加法器（ａ１）形成的分支电路的幅－频响应进行补偿。