一种低失调斩波自稳零运算放大器电路
本发明公开一种低失调斩波自稳零运算放大器电路，属于运算放大器领域，包括输入级放大器和输出级放大器；输出级放大器由一个后级放大器构成；输入级放大器由两个ping‑pang结构的前级放大器构成，一个在放大的同时，另一个进行调零和反馈，使放大器内部失调始终被补偿。本发明通过结合自稳零技术和斩波技术，通过将低频噪声和失调电压与信号在频域分离，具有较高增益的同时，保证了极小的失调漂移，信号在直流到斩波频率范围内的噪声特性很低，用在高精度传感器等微型电子设备中具有良好的应用前景。
发明专利
CN202410522215.3
2024-04-27
CN118449463A
2024-08-05
H03F1/26(2006.01)
中国电子科技集团公司第五十八研究所
黄立朝;沈泊言;臧凯旋
214000 江苏省无锡市滨湖区惠河路5号
无锡派尔特知识产权代理事务所(普通合伙)
杨强
江苏;32
1.一种低失调斩波自稳零运算放大器电路，其特征在于，包括输入级放大器和输出级放大器； 输出级放大器由一个后级放大器构成； 输入级放大器由两个ping-pang结构的前级放大器构成，一个在放大的同时，另一个进行调零和反馈，使放大器内部失调始终被补偿，并通过斩波技术将低频噪声调制至斩波频率，实现输入信号与噪声在频域分离。 2.如权利要求1所述的低失调斩波自稳零运算放大器电路，其特征在于，所述低失调斩波自稳零运算放大器电路包括斩波器CH1～CH14、前级放大器A1和A2、调零放大器A3和A4、后级放大器A6、开关K1和K2、电容C1～C7、反馈放大器A5； 正相输入信号INP同时接入斩波器CH1的反向输入端、斩波器CH2的正向输入端、斩波器CH3的两个输入端、斩波器CH5的正向输入端以及斩波器CH4的反向输入端；负相输入信号INA同时接入斩波器CH1的正向输入端、斩波器CH2的反向输入端、斩波器CH4的正向输入端、斩波器CH5的反向输入端以及斩波器CH6的两个输入端； 前级放大器A1的正向输入端同时接斩波器CH1的正向输出端、斩波器CH2的正向输出端以及斩波器CH3的负向输出端，前级放大器A1的负向输入端同时接斩波器CH1的负向输出端、斩波器CH2的负向输出端以及斩波器CH3的正向输出端；前级放大器A1的输出端同时接斩波器CH7的输入端、斩波器CH8的输入端、斩波器CH9的输入端、斩波器CH10的输入端，斩波器CH7的输出端接调零放大器A3的输入端，斩波器CH10的输出端接反馈放大器A5的正相输入端； 前级放大器A2的输出端同时接斩波器CH11的输入端、斩波器CH12的输入端、斩波器CH13的输入端、斩波器CH14的输入端，斩波器CH14的输出端接调零放大器A4的输入端，斩波器CH11的输出端接反馈放大器A5的正相输入端； 调零放大器A3的输出端反馈连接前级放大器A1的输入端，电容C1的一端接地，另一端接调零放大器A3的正向输入端，电容C2的一端接地，另一端接调零放大器A1的负向输入端； 调零放大器A4的输出端反馈连接前级放大器A2的输入端，电容C3的一端接地，另一端接调零放大器A4的正向输入端，电容C4的一端接地，另一端接调零放大器A4的负向输入端； 开关K1的一端接反馈放大器A5的输出端，另一端反馈连接前级放大器A1的输出端，电容C5的一端接地，另一端反馈连接前级放大器A1的输出端； 开关K2的一端接反馈放大器A5的输出端，另一端连接前级放大器A2的输出端，电容C6的一端接地，另一端反馈连接前级放大器A2的输出端； 后级放大器A6的正相输入端同时接斩波器CH8的正相输出端、斩波器CH9的反相输出端、斩波器CH12的正相输出端、斩波器CH13的反相输出端，后级放大器A6的反相输入端同时接斩波器CH8的反相输出端、斩波器CH9的正相输出端、斩波器CH12的反相输出端、斩波器CH13的正相输出端，后级放大器A6的输出端Vout接电容C7反馈连接至后级放大器A6的反相输入端。 3.如权利要求2所述的低失调斩波自稳零运算放大器电路，其特征在于，所述斩波器CH4、所述斩波器CH10、所述斩波器CH13以及所述开关K1的时钟控制信号为第一时钟信号Φ1；所述斩波器CH6、所述斩波器CH9以及所述斩波器CH14的时钟控制信号为第二时钟信号Φ2；所述斩波器CH1、所述斩波器CH8、所述斩波器CH14以及所述开关K2的时钟控制信号为第三时钟信号Φ3；所述斩波器CH3、所述斩波器CH7以及所述斩波器CH12的时钟控制信号为第四时钟信号Φ4；所述第一时钟信号Φ1、所述第二时钟信号Φ2、所述第三时钟信号Φ3、所述第四时钟信号Φ4为四相互不交叠的时钟信号且周期相同。 4.如权利要求3所述的低失调斩波自稳零运算放大器电路，其特征在于，所述斩波器CH2的时钟控制信号为第五时钟信号Φ5，所述斩波器CH5的时钟控制信号为第六时钟信号Φ6；所述第五时钟信号Φ5和所述第六时钟信号Φ6是两相互不相交叠的信号且周期相同；所述第一时钟信号Φ1与所述第五时钟信号Φ5同时到来，所述第三时钟信号Φ3与第六时钟信号Φ6同时到来。 5.如权利要求4所述的低失调斩波自稳零运算放大器电路，其特征在于，所述第一时钟信号Φ1、所述第二时钟信号Φ2、所述第三时钟信号Φ3、所述第四时钟信号Φ4、所述第五时钟信号Φ5和所述第六时钟信号Φ6控制前级斩波器CH1～CH6的通断，使正反相输入信号在整体周期中分两部分通过前级放大器A1、A2；当斩波器CH1、CH2、CH3控制输入信号进入前级放大器A1时，斩波器CH9打开，前级放大器A1输出信号进入后级放大器A6再次放大，与此同时斩波器CH14打开，前级放大器A2进入调零阶段，前级放大器A2对放大器输入级失调电压Vos采集并对电容C3、电容C4充电形成电压差Ve，Ve作为调零放大器A4的输入信号经放大反馈回前级放大器A2降低失调电压，前级放大器A2调零结束后，斩波器CH14、斩波器CH9关闭，斩波器CH8、斩波器CH11打开，前级放大器A2进入反馈阶段，前级放大器A1的输出信号仍通过后级放大器A6再次放大并输出，反馈放大器A5获得前级放大器A2的输出信号并反馈共模信号给前级放大器A2，当反馈结束后，斩波器CH9、斩波器CH11以及斩波器阵列CH1、CH2、CH3关闭，斩波器CH4、CH5、CH6控制输入信号进入前级放大器A2，斩波器CH12和斩波器CH7打开，前级放大器A2的输出进入后级放大器A6再次放大，前级放大器A1进入调零阶段，前级放大器A1对放大器输入级失调电压Vos采集并对电容C1、电容C2充电形成电压差Ve，Ve作为调零放大器A3的输入信号经放大反馈回前级放大器A1降低失调电压，前级放大器A1调零结束后，斩波器CH12、斩波器CH7关闭，斩波器CH10、斩波器CH13打开，前级放大器A1进入反馈阶段，前级放大器A2的输出信号仍通过后级放大器A6再次放大并输出，反馈放大器A5获得前级放大器A1的输出信号并反馈共模信号给前级放大器A1，当反馈结束后，斩波器CH10、斩波器CH13以及斩波器阵列CH4、CH5、CH6关闭；此时，斩波器阵列CH1、CH2、CH3重新控制输入信号进入前级放大器A1，斩波器CH9和斩波器CH14打开。 6.如权利要求5所述的低失调斩波自稳零运算放大器电路，其特征在于，所述电容C1和所述电容C2的电压差值乘以所述调零放大器A3的跨导除以所述前级放大器A1的跨导得到输入端补偿失调的电压值；所述电容C3和所述电容C4的电压差值乘以所述调零放大器A4的跨导除以所述前级放大器A2的跨导得到输入端补偿失调的电压值。 7.如权利要求5所述的低失调斩波自稳零运算放大器电路，其特征在于，所述电容C5形成的电压为所述前级放大器A1的反馈电压，所述电容C6形成的电压为所述前级放大器A2的反馈电压。 8.如权利要求5所述的低失调斩波自稳零运算放大器电路，其特征在于，所述电容C1、所述电容C2、所述电容C3、所述电容C4的电容值大于等于12皮法且小于等于18皮法。