M-LVDS发送电路及M-LVDS收发器、电子设备
一种M‑LVDS发送电路及M‑LVDS收发器、电子设备，属于高速总线接口及高ESD等级防护领域，通过第一PMOS管的漏极和第三PMOS管的源极连接并构成M‑LVDS发送电路的差分总线正极输出端；第二PMOS管的漏极和第四PMOS管的源极连接并构成M‑LVDS发送电路的差分总线负极输出端；第一PMOS管的衬底与第二PMOS管的衬底、第三PMOS管的衬底、第四PMOS管的衬底、第一ESD元件的负极和第二ESD元件的负极连接，第二ESD元件的正极与第一电源连接，第一ESD元件的正极与电源地连接；在实现高速通信的同时，提高ESD泄放能力并减小版图面积。
发明专利
CN202410494030.6
2024-04-18
CN118353442A
2024-07-15
H03K19/0185(2006.01)
深圳市国微电子有限公司
朱明璋;李孝远;陈锡均;王志铭;廖绍权
518000 广东省深圳市南山区高新南一道015号国微研发大厦六层A
深圳中一联合知识产权代理有限公司
阳方玉
广东;44
1.一种M-LVDS发送电路，包括第一电流源、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管以及第一电阻；所述第一电流源的正极与第一电源连接，所述第一电流源的负极与所述第一PMOS管的源极和所述第二PMOS管的源极连接；所述第一PMOS管的漏极和所述第三PMOS管的源极连接并构成所述M-LVDS发送电路的差分总线正极输出端，以输出差分总线正极输出信号；所述第二PMOS管的漏极和所述第四PMOS管的源极连接并构成所述M-LVDS发送电路的差分总线负极输出端，以输出差分总线负极输出信号；所述第三PMOS管的漏极与所述第四PMOS管的漏极和所述第一电阻的第一端连接，所述第一电阻的第二端与电源地连接；其特征在于，所述M-LVDS发送电路还包括第一ESD元件和第二ESD元件； 所述第一PMOS管的衬底与所述第二PMOS管的衬底、所述第三PMOS管的衬底、所述第四PMOS管的衬底、所述第一ESD元件的负极和所述第二ESD元件的负极连接，所述第二ESD元件的正极与所述第一电源连接，所述第一ESD元件的正极与电源地连接。 2.如权利要求1所述的M-LVDS发送电路，其特征在于，所述第一ESD元件为第一二极管，所述第二ESD元件为第二二极管。 3.如权利要求1所述的M-LVDS发送电路，其特征在于，所述第一ESD元件为第一NMOS管，所述第二ESD元件为第二NMOS管； 所述第一NMOS管的栅极、所述第一NMOS管的源极、所述第一NMOS管的衬底短接以作为所述第一ESD元件的正极，所述第一NMOS管的漏极作为所述第一ESD元件的负极； 所述第二NMOS管的栅极、所述第二NMOS管的源极、所述第一NMOS管的衬底短接以作为所述第二ESD元件的正极，所述第二NMOS管的漏极作为所述第二ESD元件的负极。 4.如权利要求1所述的M-LVDS发送电路，其特征在于，还包括控制电路； 所述控制电路，与所述第一PMOS管、所述第二PMOS管、所述第三PMOS管和所述第四PMOS管连接，配置为提供第一正极控制信号、第二正极控制信号、第一负极控制信号和第二负极控制信号； 所述第一PMOS管的栅极构成M-LVDS发送电路的第一正极控制信号输入端，以接入所述第一正极控制信号； 所述第二PMOS管的栅极构成M-LVDS发送电路的第一负极控制信号输入端，以接入所述第一负极控制信号； 所述第三PMOS管的栅极构成M-LVDS发送电路的第二负极控制信号输入端，以接入所述第二负极控制信号； 所述第四PMOS管的栅极构成M-LVDS发送电路的第二正极控制信号输入端，以接入所述第二正极控制信号。 5.如权利要求1所述的M-LVDS发送电路，其特征在于，在所述M-LVDS发送电路的差分总线正极输出端存在正极静电的情况下，静电电流通过第一寄生二极管、第三寄生二极管和所述第一ESD元件泄放至电源地；和/或 静电电流通过所述第一寄生二极管、所述第三寄生二极管和所述第二ESD元件泄放至所述第一电源； 其中，所述第一寄生二极管包括所述第一PMOS管的漏极和所述第一PMOS管的衬底，所述第三寄生二极管包括所述第三PMOS管的源极和所述第三PMOS管的衬底。 6.如权利要求1所述的M-LVDS发送电路，其特征在于，在所述M-LVDS发送电路的差分总线正极输出端存在负极静电的情况下，静电电流从电源地通过第一寄生二极管、第三寄生二极管和所述第一ESD元件泄放至所述M-LVDS发送电路的正极输出端；和/或 静电电流从所述第一电源通过所述第一寄生二极管、所述第三寄生二极管和所述第二ESD元件泄放至所述M-LVDS发送电路的差分总线正极输出端； 其中，所述第一寄生二极管包括所述第一PMOS管的漏极和所述第一PMOS管的衬底，所述第三寄生二极管包括所述第三PMOS管的源极和所述第三PMOS管的衬底。 7.如权利要求1所述的M-LVDS发送电路，其特征在于，在所述M-LVDS发送电路的差分总线负极输出端存在正极静电的情况下，静电电流通过第二寄生二极管、第四寄生二极管和所述第一ESD元件泄放至电源地；和/或 静电电流通过所述第二寄生二极管、所述第四寄生二极管和所述第二ESD元件泄放至所述第一电源； 其中，所述第二寄生二极管包括所述第二PMOS管的漏极和所述第二PMOS管的衬底，所述第四寄生二极管包括所述第四PMOS管的源极和所述第四PMOS管的衬底。 8.如权利要求1所述的M-LVDS发送电路，其特征在于，在所述M-LVDS发送电路的差分总线负极输出端存在负极静电的情况下，静电电流从电源地通过第二寄生二极管、第四寄生二极管和所述第一ESD元件泄放至所述M-LVDS发送电路的差分总线负极输出端；和/或 静电电流从所述第一电源通过所述第二寄生二极管、所述第四寄生二极管和所述第二ESD元件泄放至所述M-LVDS发送电路的负极输出端； 其中，所述第二寄生二极管包括所述第二PMOS管的漏极和所述第二PMOS管的衬底，所述第四寄生二极管包括所述第四PMOS管的源极和所述第四PMOS管的衬底。 9.一种M-LVDS收发器，其特征在于，所述M-LVDS收发器包括如权利要求1至8任意一项所述的M-LVDS发送电路。 10.一种电子设备，其特征在于，所述电子设备包括负载和如权利要求1至8任意一项所述的M-LVDS发送电路； 所述负载连接在所述M-LVDS发送电路的差分总线负极输出端和所述M-LVDS发送电路的差分总线正极输出端之间。