一种BCD工艺集成的驱动电路
本实用新型公开了一种BCD工艺集成的驱动电路，涉及高压集成电路技术领域，解决了现有驱动电路的共模瞬态抗扰度较低，电平转换电路容易受共模噪声干扰，降低驱动电路的可靠性的技术问题。该电路包括依次连接的脉冲电路、电平位移电路、共模信号处理电路、滤波电路和RS脉冲逻辑处理电路；电平位移电路包括并排设置的第一电平位移电路和第二电平位移电路；第一电平位移电路的输出端与共模信号处理电路的第一输入端连接；第二电平位移电路的输出端与共模信号处理电路的第二输入端连接。本实用新型并排设置第一电平位移电路和第二电平位移电路，提高第一电平位移电路和第二电平位移电路之间共模瞬态抗扰度，保证驱动电路的可靠性。
实用新型
CN202322816705.8
2023-10-19
CN221408823U
2024-07-22
H03K17/687(2006.01)
深圳市森国科科技股份有限公司
杨承晋;杜凯;刘涛
518000 广东省深圳市南山区粤海街道高新南九道10号深圳湾生态园10栋A座12层
深圳砾智知识产权代理事务所(普通合伙)
翁治林
广东;44
1.一种BCD工艺集成的驱动电路，其特征在于，包括依次连接的脉冲电路(1)、电平位移电路(2)、共模信号处理电路(3)、滤波电路(4)和RS脉冲逻辑处理电路(5)；所述电平位移电路(2)包括并排设置的第一电平位移电路(21)和第二电平位移电路(22)；所述第一电平位移电路(21)的输入端为所述电平位移电路(2)的第一输入端，所述第一电平位移电路(21)的输出端为所述电平位移电路(2)的第一输出端，所述第一电平位移电路(21)的输出端与所述共模信号处理电路(3)的第一输入端连接；所述第二电平位移电路(22)的输入端为所述电平位移电路(2)的第二输入端，所述第二电平位移电路(22)的输出端为所述电平位移电路(2)的第二输出端，所述第二电平位移电路(22)的输出端与所述共模信号处理电路(3)的第二输入端连接。 2.根据权利要求1所述的BCD工艺集成的驱动电路，其特征在于，所述第一电平位移电路(21)包括第一NMOS、第一电阻、第二电阻、第一钳位器件和第二钳位器件； 所述第一NMOS的栅极为所述第一电平位移电路(21)的输入端，所述第一NMOS的漏极分别与所述第一电阻的第一端口、所述第一钳位器件的输入端、所述第二钳位器件的输出端和所述共模信号处理电路(3)的第一输入端相连，所述第一NMOS的源极与所述第二电阻的第一端口相连； 所述第一电阻的第二端口和所述第一钳位器件的输出端均与电源相连；所述第二钳位器件的输入端与地相连；所述第二电阻的第二端口分别与所述第一NMOS的背栅和地相连。 3.根据权利要求2所述的BCD工艺集成的驱动电路，其特征在于，所述第二电平位移电路(22)包括第二NMOS、第三电阻、第四电阻、第三钳位器件和第四钳位器件； 所述第二NMOS的栅极为所述第二电平位移电路(22)的输入端，所述第二NMOS的漏极分别与所述第三电阻的第一端口、所述第三钳位器件的输入端、所述第四钳位器件的输出端和所述共模信号处理电路(3)的第二输入端相连，所述第二NMOS的源极与所述第四电阻的第一端口相连； 所述第三电阻的第二端口和所述第三钳位器件的输出端均与电源相连；所述第四钳位器件的输入端与地相连；所述第四电阻的第二端口分别与所述第二NMOS的背栅和地相连。 4.根据权利要求3所述的BCD工艺集成的驱动电路，其特征在于，所述第一钳位器件为二极管、三极管或MOS管，所述第二钳位器件为二极管、三极管或MOS管，所述第三钳位器件为二极管、三极管或MOS管，所述第四钳位器件为二极管、三极管或MOS管。 5.根据权利要求1所述的BCD工艺集成的驱动电路，其特征在于，所述共模信号处理电路(3)包括第一反相器、第二反相器、第三反相器、第四反相器、第一或非门和第二或非门； 所述第一反相器的输入端为所述共模信号处理电路(3)的第一输入端，所述第一反相器的输入端与所述电平位移电路(2)的第一输出端相连，所述第一反相器的输出端分别与所述第二反相器的输入端和所述第二或非门的第一输入端相连；所述第二反相器的输出端与所述第一或非门的第一输入端相连；所述第一或非门的输出端为所述共模信号处理电路(3)的第一输出端，所述第一或非门的输出端与所述滤波电路(4)的第一输入端相连； 所述第三反相器的输入端为所述共模信号处理电路(3)的第二输入端，所述第三反相器的输入端与所述电平位移电路(2)的第二输出端相连，所述第三反相器的输出端分别与所述第四反相器的输入端和所述第一或非门的第二输入端相连；所述第四反相器的输出端与所述第二或非门的第二输入端相连；所述第二或非门的输出端为所述共模信号处理电路(3)的第二输出端，所述第二或非门的输出端与所述滤波电路(4)的第二输入端相连。 6.根据权利要求1所述的BCD工艺集成的驱动电路，其特征在于，所述滤波电路(4)包括并排设置的第一滤波电路(41)和第二滤波电路(42)； 所述第一滤波电路(41)的输入端为所述滤波电路(4)的第一输入端，所述第一滤波电路(41)的输入端与所述共模信号处理电路(3)的第一输出端相连；所述第一滤波电路(41)的输出端为所述滤波电路(4)的第一输出端，所述第一滤波电路(41)的输出端与所述RS脉冲逻辑处理电路(5)的第一输入端相连； 所述第二滤波电路(42)的输入端为所述滤波电路(4)的第二输入端，所述第二滤波电路(42)的输入端与所述共模信号处理电路(3)的第二输出端相连；所述第二滤波电路(42)的输出端为所述滤波电路(4)的第二输出端，所述第二滤波电路(42)的输出端与所述RS脉冲逻辑处理电路(5)的第二输入端相连。 7.根据权利要求6所述的BCD工艺集成的驱动电路，其特征在于，所述第一滤波电路(41)为LC滤波电路(4)、RC滤波电路(4)或延时滤波电路(4)；所述第二滤波电路(42)为LC滤波电路(4)、RC滤波电路(4)或延时滤波电路(4)。 8.根据权利要求1所述的BCD工艺集成的驱动电路，其特征在于，所述RS脉冲逻辑处理电路(5)包括第一逻辑处理器、第二逻辑处理器和第五反相器；所述第一逻辑处理器的第一输入端为所述RS脉冲逻辑处理电路(5)的第一输入端，所述第二逻辑处理器的第二输入端为所述RS脉冲逻辑处理电路(5)的第二输入端；所述滤波电路(4)的第一输出端与所述第一逻辑处理器的第一输入端相连，所述滤波电路(4)的第二输出端与所述第二逻辑处理器的第二输入端相连；所述第一逻辑处理器的输出端分别与所述第五反相器的输入端和所述第二逻辑处理器的第一输入端相连，所述第二逻辑处理器的输出端与所述第一逻辑处理器的第二输入端相连；所述第五反相器的输出端为所述驱动电路的输出端。 9.根据权利要求8所述的BCD工艺集成的驱动电路，其特征在于，所述第一逻辑处理器和所述第二逻辑处理器均为或非门或与非门。 10.根据权利要求1所述的BCD工艺集成的驱动电路，其特征在于，所述脉冲电路(1)的第一输出端与所述电平位移电路(2)的第一输入端相连，所述脉冲电路(1)向所述电平位移电路(2)输送第一脉冲信号；所述脉冲电路(1)的第二输出端与所述电平位移电路(2)的第二输入端相连，所述脉冲电路(1)向所述电平位移电路(2)输送第二脉冲信号；所述脉冲电路(1)的第一输入端为所述驱动电路的第一输入端；所述脉冲电路(1)的第二输入端为所述驱动电路的第二输入端。