一种CLASS-AB输出级偏置电路
本发明涉及一种模拟集成电路的技术改进，具体涉及一种CLASS‑AB输出级偏置电路，以期能解决采用跨导线性环的CLASS‑AB运算放大器中，存在对输出级电流控制不精确的问题，从而拓宽CLASS‑AB输出级运算放大器在低功耗和高压系统中的应用；包括折叠共源共栅输入模块、CLASS‑AB输出级偏置模块和输出级模块；所述折叠共源共栅输入模块用于接收输入信号进行第一级放大，并产生CLASS‑AB输出级的输入信号；所述CLASS‑AB输出级偏置模块用于产生输出晶体管偏置电压，控制其静态电流；输出级模块包括CLASS‑AB输出级用于驱动外部负载，并且通过密勒结构补偿运放的频率特性；通过采用负反馈结构对输出级晶体管的栅极电压进行钳位，不受浮动电流源沟道长度调制效应的影响，能更精确的控制输出级偏置电流。
发明专利
CN202311759791.1
2023-12-20
CN117595803A
2024-02-23
H03F1/30(2006.01)
无锡中微爱芯电子有限公司
刘浩;李文嘉;权磊;杨悦;王峰
214000 江苏省无锡市新吴区长江路21号信息产业科技园D3楼
无锡科嘉知信专利代理事务所(普通合伙)
顾翰林
江苏;32
1.一种CLASS-AB输出级偏置电路，其特征在于，包括折叠共源共栅输入模块(101)、CLASS-AB输出级偏置模块(102)和输出级模块(103)； 所述折叠共源共栅输入模块(101)用于接收输入信号进行第一级放大，并产生CLASS-AB输出级的输入信号； 所述CLASS-AB输出级偏置模块(102)用于产生输出晶体管偏置电压，控制其静态电流； 所述输出级模块(103)包括CLASS-AB输出级用于驱动外部负载，并且通过密勒结构补偿运放的频率特性； CLASS-AB输出级偏置模块(102)包括NMOS管M30、NMOS管M31、NMOS管M32和NMOS管M33，PMOS管M34，辅助运算放大器OPA1和辅助运算放大器OPA2，固定电流源IB2和固定电流源IB3，固定偏置电压VB4；NMOS管M30漏极与折叠共源共栅输入模块(101)中的共源共栅电流镜PMOS管M12的漏极连接，栅极与辅助运算放大器OPA2输出端连接，源极与折叠共源共栅输入模块(101)中的NMOS负载管M5的漏极连接；NMOS管M31源极与NMOS管M30的源极连接，栅极与辅助运算放大器OPA1输出端连接，漏极与NMOS管M32的源极连接，NMOS管M32的栅极与固定偏置电压VB4，漏极与折叠共源共栅输入模块(101)中的PMOS管M21的漏极连接；辅助运算放大器OPA1正输入端与NMOS管M32的漏极以及输出级模块(103)中PMOS管M20的栅极连接于VGP，负输入端与PMOS管M34漏极及栅极连接与VBP，输出端与NMOS管M31的栅极连接；辅助运算放大器OPA2的正输入端与NMOS管M30漏极以及输出级模块(103)中NMOS输出管M19的栅极连接于VGN，负输入端与NMOS管M33漏极及栅极连接于VBN，输出端与NMOS管M30的栅极连接；NMOS管M33源极与地线VSS连接，栅极与漏极连接构成二极管结构，漏极与固定电流源IB2连接；PMOS管M34源极与电源线VCC连接，栅极与漏极连接构成二极管结构，漏极与固定电流源IB3连接。 2.如权利要求1所述的CLASS-AB输出级偏置电路，其特征在于，PMOS管M12与PMOS管M21的宽长比相等，且为PMOS管M11的一半；NMOS管M30与NMOS管M31的宽长比相等，且为NMOS管M7的一半。 3.如权利要求1所述的CLASS-AB输出级偏置电路，其特征在于，NMOS管M19的栅源压差与NMOS管M33的栅源压差相等，PMOS管M20的栅源压差与PMOS管M34的栅源压差相等。 4.如权利要求1所述的CLASS-AB输出级偏置电路，其特征在于，流过M33的电流由固定电流源IB2提供，则流过NMOS管M19的电流为固定电流源IB2的K1倍，其中K1为M19与M33的宽长比之比；流过M34的电流由固定电流源IB3提供，则流过PMOS管M20的电流为固定电流源IB3的K2倍，其中K2为M20与M34的宽长比之比；其中IB2＝IB3，K1＝K2。