一种低压毫米波信号的相位补偿电路
一种低压毫米波信号的相位补偿电路，涉及集成电路技术领域，由正交信号发生器、相位控制器、低压相位内插单元以及输出驱动器组成；正交信号发生器用于产生相位分别为0°、90°、180°、270°的信号送至低压相位内插单元；相位控制器用于实现预设参考电流大小的调节，并将输出的不同大小的参考电流提供给低压相位内插单元；低压相位内插单元用于实现同相和正交信号相位合成，合成得到的差分信号Vsum与原始输入差分信号Vin存在一个预设的期望相位差；输出驱动器用于将上述预设相位的合成差分信号Vsum放大到饱和状态得到输出信号Vout。本发明解决了传统相位补偿电路中功耗大、补偿范围窄的问题，同时具有毫米波信号的选频功能，降低时钟抖动。
发明专利
CN202311631471.8
2023-12-01
CN117639731A
2024-03-01
H03K3/021(2006.01)
成都华微电子科技股份有限公司
李少军;杨金达;刘华森
610000 四川省成都市中国(四川)自由贸易试验区成都高新区益州大道中段1800号1栋22-23层2201号、2301号
成都惠迪专利事务所(普通合伙)
李顺德%王建国
四川;51
1.一种低压毫米波信号的相位补偿电路，其特征在于： 由正交信号发生器(IQ Gen.)、相位控制器(controller)、低压相位内插单元(LVPI)以及输出驱动器(ODRV)组成； 所述正交信号发生器(IQ Gen.)用于产生相位分别为0°、90°、180°、270°的信号，其输入端接原始差分信号Vin，4个差分输出端接至低压相位内插单元(LVPI)，其中0°和180°相位的同相差分输出端与低压相位内插单元(LVPI)的同相差分输入端(Vin.I)相连，90°和270°相位的正交差分输出端与低压相位内插单元(LVPI)的正交差分输入端(Vin.Q)相连； 所述相位控制器(controller)用于实现预设参考电流大小的调节，并将输出的不同大小的参考电流提供给低压相位内插单元(LVPI)处理，其输入端接外部提供的数字码字Vctrl_code，其同相参考电流输出端(Iout_I)和正交参考电流输出端(Iout_Q)分别连接到低压相位内插单元(LVPI)的同相参考电流输入端(Ictrl_I)和正交参考电流输入端(Ictrl_Q)； 所述低压相位内插单元(LVPI)，用于实现和控制同相和正交信号的相位合成，合成得到的差分信号Vsum与原始输入差分信号Vin存在一个预设的期望相位差，其差分输出端连接至输出驱动器(ODRV)的差分输入端； 所述输出驱动器(ODRV)用于将上述预设相位的合成差分信号Vsum放大到饱和状态得到输出信号Vout。 2.根据权利要求1所述的一种低压毫米波信号的相位补偿电路，其特征在于：所述相位控制器(controller)包括两个相同结构的参考电流控制单元，分别输出同相参考电流和正交参考电流，每个参考电流控制单元由控制电流镜和输出电流镜组成； 所述控制电流镜的结构为： 输入支路的第零NMOS管(MN0)，其漏极接参考电流Iref，栅极漏极连接，源极接地； 第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)分别作为五个输出支路，其漏极互连形成第一参考点(S)，其栅极均连接至第零NMOS管(MN0)栅极； 第一NMOS管(MN1)源极接地，第二NMOS管(MN2)源极接第二十一NMOS管(MN21)漏极，第三NMOS管(MN3)源极接第三十一NMOS管(MN31)漏极，第四NMOS管(MN4)源极接第四十一NMOS管(MN41)漏极，第五NMOS管(MN5)源极接第五十一NMOS管(MN51)漏极； 第二十一NMOS管(MN21)栅极接数字码字Nbit<3>，源极接地； 第三十一NMOS管(MN31)栅极接数字码字Nbit<2>，源极接地； 第四十一NMOS管(MN41)栅极接数字码字Nbit<1>，源极接地； 第五十一NMOS管(MN51)栅极接数字码字Nbit<0>，源极接地； 所述第零NMOS管(MN0)和第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)之间的镜像比例分别为1:k、1:k/2、1:k/4、1:k/8、1:k/16； 所述第一参考点(S)作为控制电流镜的输出端接至输出电流镜的输入端，输出电流镜的输出端(Iout)作为同相参考电流输出端(Iout_I)或正交参考电流输出端(Iout_Q)。 3.根据权利要求2所述的一种低压毫米波信号的相位补偿电路，其特征在于，所述输出电流镜的结构为： 第一PMOS管(MP1)源极接电源电压VCC，栅极与漏极连接且连接至第二PMOS管(MP2)栅极，漏极接第一参考点(S)； 第二PMOS管(MP2)源极接电源电压VCC，漏极作为同相参考电流输出端(Iout_I)或正交参考电流输出端(Iout_Q)。 4.根据权利要求1所述的一种低压毫米波信号的相位补偿电路，其特征在于，所述低压相位内插单元(LVPI)的结构为； 同相输入匹配变压器(IM.xfmr_I)的初级线圈两端作为同相差分输入端(Vin.I)接收0°和180°相位的同相信号； 正交输入匹配变压器(IM.xfmr_Q)的初级线圈两端作为正交差分输入端(Vin.Q)接收90°和270°的正交信号； 第一电流镜主边MOS管(Mcs1)的栅极接同相输入匹配变压器(IM.xfmr_I)的次级线圈中心抽头，漏极作为同相参考电流输入端(Ictrl_I)，栅极与漏极连接，源极接地； 第二电流镜主边MOS管(Mcs2)的栅极接正交输入匹配变压器(IM.xfmr_Q)的次级线圈中心抽头，漏极作为正交参考电流输入端(Ictrl_Q)，栅极与漏极连接，源极接地； 第一同相侧MOS管(MI1)和第二同相侧MOS管(MI2)的栅极分别接同相输入匹配变压器(IM.xfmr_I)的次级线圈两端，源极接地； 第一正交侧MOS管(MQ1)、第二正交侧MOS管(MQ2)的栅极分别接正交输入匹配变压器(IM.xfmr_Q)的次级线圈两端，源极接地； 同相输入匹配变压器(IM.xfmr_I)的次级线圈两端与其中心抽头之间分别接有第一电阻R1； 正交输入匹配变压器(IM.xfmr_Q)的次级线圈两端与其中心抽头之间也分别接有第一电阻R1； 第三同相侧MOS管(MI3)和第六同相侧MOS管(MI6)的栅极相接并接至同相侧相位交换端(I_SWAP)的负输入端，第四同相侧MOS管(MI4)和第五同相侧MOS管(MI5)的栅极相接并接至同相侧相位交换端(I_SWAP)的正输入端； 第三同相侧MOS管(MI3)和第四同相侧MOS管(MI4)的源极相接并接至第一同相侧MOS管(MI1)的漏极；第五同相侧MOS管(MI5)和第六同相侧MOS管(MI6)的源极相接并接至第二同相侧MOS管(MI2)的漏极； 第三同相侧MOS管(MI3)和第五同相侧MOS管(MI5)的漏极相连形成第二参考点(a)，第四同相侧MOS管(MI4)和第六同相侧MOS管(MI6)的漏极相连形成第三参考点(b)； 第三正交侧MOS管(MQ3)和第六正交侧MOS管(MQ6)的栅极相接并接至正交侧相位交换端(Q_SWAP)的负输入端，第四正交侧MOS管(MQ4)和第五正交侧MOS管(MQ5)的栅极相接并接至正交侧相位交换端(Q_SWAP)的正输入端； 第三正交侧MOS管(MQ3)和第四正交侧MOS管(MQ4)的源极相接并接至第一正交侧MOS管(MQ1)的漏极；第五正交侧MOS管(MQ5)和第六正交侧MOS管(MQ6)的源极相接并接至第二正交侧MOS管(MQ2)的漏极； 第三正交侧MOS管(MQ3)和第五正交侧MOS管(MQ5)的漏极相连形成第四参考点(c)，第四正交侧MOS管(MQ4)和第六正交侧MOS管(MQ6)的漏极相连形成第五参考点(d)； 所述第二参考点(a)和第四参考点(c)相连形成第六参考点(X)，所述第三参考点(b)和第五参考点(d)相连形成第七参考点(Y)，第六参考点(X)和第七参考点(Y)分别接至输出匹配变压器(OM.xfmr)的初级线圈两端，第六参考点(X)和第七参考点(Y)之间还接有第一电容(Cp)；输出匹配变压器(OM.xfmr)的初级线圈中心抽头接电源电压VCC，输出匹配变压器(OM.xfmr)的次级线圈两端作为输出差分信号Vsum的差分输出端。 5.根据权利要求1所述的一种低压毫米波信号的相位补偿电路，其特征在于：所述正交信号发生器(IQ Gen.)由输入缓冲器电路、正交移相器电路以及输出缓冲器电路组成，输入缓冲器电路输入端接原始差分信号Vin，缓冲后的输出差分信号Vbuff接正交移相器电路输入端，正交移相器电路产生相位分别为0°、90°、180°、270°的信号，其四个输出端接至输出缓冲器电路进行缓冲后输出接至所述低压相位内插单元(LVPI)。 6.根据权利要求5所述的一种低压毫米波信号的相位补偿电路，其特征在于，所述正交移相器电路由两个Lange耦合器构成，两个Lange耦合器的两个输入端(Port1)分别接原始差分信号Vin、两个直通端(Port2)分别输出0°和180°相位的同相差分输出信号、两个耦合端(Port3)分别输出90°和270°相位的正交差分输出信号，端接电阻(RT)接在两个隔离端(Port4)之间。 7.根据权利要求6所述的一种低压毫米波信号的相位补偿电路，其特征在于，所述两个Lange耦合器使用两个纵向堆叠的片上变压器形成紧密的磁耦合。