115V的可集成高压DAC
本发明公开了115V的可集成高压DAC，包括可集成高压DAC电路，所述的可集成高压DAC电路由一个低压分段晶体管DAC和一个线性高压放大器组成；还包括MSB电路，所述MSB电路包括差分输入电压Vg、参考电压Vref、和三个输入，三个输入分别为IN1、IN2和IN3，还包括LSB电路，所述LSB电路由PMOS晶体管M1、M2、M3、M4和M5组成一个单元；还包括参考电压发生器，参考电压发生器通过具有电阻反馈(R1)的运算放大器转换为电压；高压放大器采用二级结构，包括第一级差分放大器和第二级共源放大器，所述第一级差分放大器由PMOS晶体管M9、M10、M13和NMOS晶体管M11、M12构成；本方案的低压分段晶体管DAC，为了减小功耗，DAC阵列使用工作在线性区的晶体管，与工作在饱和区的晶体管相比，功耗更小。
发明专利
CN202311603724.0
2023-11-28
CN117526952A
2024-02-06
H03M1/66(2006.01)
铨力微电子(无锡)有限公司
熊波涛;丁乙人;李青春;江子标
214000 江苏省无锡市新吴区菱湖大道200-27(B)栋221
河北众企慧服专利代理事务所(普通合伙)
侯坤
江苏;32
1.115V的可集成高压DAC，其特征在于：包括可集成高压DAC电路，所述的可集成高压DAC电路由一个低压分段晶体管DAC和一个线性高压放大器组成； 低压DAC分为两个子DAC，最低有效位LSB是以二进制编码的形式存在的，最高有效位MSB则控制着一组一元电流阵列； 还包括MSB电路，所述MSB电路包括差分输入电压Vg、参考电压Vref、和三个输入，所述三个输入分别为IN1、IN2和IN3，所述MSB电路中一个比特位会控制两个电流分支来生成输出电流，每个电流分支由两个串联的PMOS管组成，一个PMOS栅极连接到IN1、IN2或IN3，另一个PMOS栅极连接到Vg，其漏极连接到Vref； 还包括LSB电路，所述LSB电路由PMOS晶体管M1、M2、M3、M4和M5组成一个单元，所述LSB电路还包括Idummy、输入IN9b、输入IN9和Iout； 所述PMOS晶体管M1的栅极与M5和M2的栅极相连，所述M1源极与Idummy相连，所述M1漏极与M2源极相连； 所述PMOS晶体管M2漏极与M5漏极相连； 所述PMOS晶体管M3栅极与IN9b相连，所述M3源极与Idummy相连； 所述PMOS晶体管M4栅极与IN9相连，所述M4源极与Iout相连，所述M4漏极与M3漏极相连，所述M4漏极与M3漏极分别连接到M5源极； 还包括参考电压发生器，所述参考电压发生器通过具有电阻反馈(R1)的运算放大器转换为电压，所述PMOS晶体管M1、M2、M3和M4漏极、源极和栅极相互连接，其栅极连接到Vg，其漏极连接到Vref，其源极连接到低压放大器输入端； 所述高压放大器采用二级结构，包括第一级差分放大器和第二级共源放大器，所述第一级差分放大器由PMOS晶体管M9、M10、M13和NMOS晶体管M11、M12构成，所述第一级差分放大器还包括电压输入负Vin-、电压输入正Vin+、偏置电压Vbias、偏置电压Vbias’、工作电压VDDA、电容CC和电压输出端Vout； 所述PMOS晶体管M9的栅极连接Vin-，M9的源极与M10的源极连接，连接到M13的漏极，M9的漏极与M11的漏极连接； 所述PMOS晶体管M10的栅极连接Vin+，M10的漏极与M12的漏极连接； 所述PMOS晶体管M13作为尾电流源，M13的源极与VDDA连接，M13的栅极与偏置电压Vbias连接； 所述第二级共源放大器由PMOS晶体管M3和NMOS晶体管M4组成； 所述PMOS晶体管M3的漏极与M4的漏极连接，M3的栅极连接偏置电压Vbias’，M4的栅极连接M9的漏极； 所述电容Cc连接到Vout和M3的栅极。 2.根据权利要求1所述的115V的可集成高压DAC，其特征在于：所述NMOS晶体管M11和M12构成电流镜。 3.根据权利要求1所述的115V的可集成高压DAC，其特征在于：所述电容Cc为米勒补偿电容。