一种低失调低回踢噪声的动态比较器
本发明公开了一种低失调低回踢噪声的动态比较器，包括：时钟缓冲电路、预放大电路、回踢噪声抑制电路、可调电流阵列电路、比较锁存电路、失调校准控制电路；时钟缓冲电路用于对输入的时钟信号进行反向和缓冲；预放大电路用于将输入电压信号的差值转换为不同充电速率的中间电压信号；比较锁存电路用于对中间电压信号的充电差异进行比较，产生输出电压信号；失调校准控制电路用于通过输出电压信号对可调电流阵列电路进行调整；回踢噪声抑制电路用于抑制所述预放大电路产生的回踢噪声；可调电流阵列电路用于对中间电压信号进行校准。本发明所述的动态比较器电路不仅可以对输入失调电压进行自动校准，还能降低回踢噪声。
发明专利
CN202311419230.7
2023-10-30
CN117375589A
2024-01-09
H03K5/24(2006.01)
华中科技大学
胡昂;张成成;马铄;刘冬生;王妍;刘建伟
430070 湖北省武汉市洪山区珞喻路1037号
深圳市温斯顿专利代理事务所(普通合伙)
徐员兰
湖北;42
1.一种低失调低回踢噪声的动态比较器，其特征在于，包括：时钟缓冲电路、预放大电路、回踢噪声抑制电路、可调电流阵列电路、比较锁存电路、失调校准控制电路； 所述时钟缓冲电路用于对输入的时钟信号进行反向和缓冲，生成抑噪信号和时钟缓冲信号； 所述预放大电路用于将输入电压信号的差值转换为不同充电速率的中间电压信号； 所述回踢噪声抑制电路用于接收所述抑噪信号，通过所述抑噪信号抑制所述预放大电路产生的回踢噪声； 所述比较锁存电路用于对中间电压信号的充电差异进行比较，产生随时钟信号变化的电压信号，对所述电压信号进行锁存，并输出不随时钟信号变化的输出电压信号； 所述失调校准控制电路用于接收所述输出电压信号，通过所述输出电压信号对所述可调电流阵列电路进行调整； 所述可调电流阵列电路用于接收所述时钟缓冲信号，对所述中间电压信号的充电速度进行补偿，进而实现动态比较器的失调的补偿。 2.根据权利要求1所述的低失调低回踢噪声的动态比较器，其特征在于，所述时钟缓冲电路包括三个反相器；所述三个反相器串联形成；第三反相器与时钟信号相连接，对时钟信号进行反向，输出第二抑噪信号；所述第二反相器位于所述三个反相器中间，对时钟信号进行缓冲，输出时钟缓冲信号；所述第一反相器对时钟信号进行反向，输出第一抑噪信号。 3.根据权利要求2所述的低失调低回踢噪声的动态比较器，其特征在于，所述预放大电路包括6个PMOS管和一对NMOS管；所述输入电压信号包括第一、第二输入电压信号；所述第一、第二、第三PMOS管栅极与第一输入电压信号相连接，所述第四、第五、第六PMOS管栅极与第二输入电压信号相连接；所述第一、第五PMOS管源极互相连接，所述第二、第六PMOS管源极互相连接，所述第三、第四PMOS管源极互相连接；所述第三PMOS管漏极与所述第一NMOS管漏极相连接，所述第四PMOS管漏极与所述第二NMOS管漏极相连接；所述第一、第二NMOS管源极与第一外部电源相连接；所述第一、第二NMOS管栅极相互连接，并与所述第一抑噪信号相连接。 4.根据权利要求3所述的低失调低回踢噪声的动态比较器，其特征在于，所述第三、第四PMOS管宽度为W，所述第二、第五PMOS管宽度为W+ΔW，所述第一、第六PMOS管宽度为W-ΔW；所述ΔW为正数。 5.根据权利要求3所述的低失调低回踢噪声的动态比较器，其特征在于，所述预放大电路还包括第一、第二开关；所述第一开关一端与第二外部电源相连接，另一端与第一、第二、第三PMOS管栅极相连接；所述第二开关一端与第二外部电源相连接，另一端与第四、第五、第六PMOS管栅极相连接。 6.根据权利要求3所述的低失调低回踢噪声的动态比较器，其特征在于，所述可调电流阵列电路包括3个尾电流源管和3个与非门；所述3个尾电流源管源极与第三外部电源相连接，所述3个尾电流源管漏极分别与第一、第二、第三PMOS管源极一一对应连接，所述3个尾电流源管栅极分别与所述3个与非门输出端一一对应连接；所述3个与非门的一个输入端与时钟缓冲信号相连接，另一个输入端与失调校准控制电路相连接。 7.根据权利要求3所述的低失调低回踢噪声的动态比较器，其特征在于，所述比较锁存电路包括第五、第六、第七、第八NMOS管、第九、第十、第十一、第十二PMOS管和第一、第二与非门；所述第五、第六NMOS管栅极分别与第三、第四PMOS管漏极相连接，用于接收所述预放大电路输出的中间电压信号；所述第五、第六NMOS管源极分别与第七、第八NMOS管漏极相连接；所述第五、第六NMOS管漏极分别与第九、第十PMOS管漏极相连接；所述第五、第六NMOS管漏极分别与第十一、第十二PMOS管漏极相连接；所述第九、第十、第十一、第十二PMOS管源极与第三外部电源相连接；第十一、第十二PMOS管栅极与时钟信号相连接；所述第七、第八NMOS管源极与第一外部电源相连接，所述第七、第八NMOS管栅极分别与第九、第十PMOS管栅极相连接；所述第一与非门的一个输入端分别与第七NMOS管栅极和第五NMOS管漏极相连接；所述第二与非门的一个输入端分别与第八NMOS管栅极和第六NMOS管漏极相连接；所述第一与非门的另一个输入端与所述第二与非门输出端相连接；所述第二与非门的另一个输入端与所述第一与非门输出端相连接；所述第一、第二与非门输出端与所述失调校准控制电路相连接，向所述失调校准控制电路传输输出电压信号。 8.根据权利要求3所述的低失调低回踢噪声的动态比较器，其特征在于，所述失调校准控制电路包括有限状态机；所述有限状态机输入端与时钟信号、输出电压信号相连接；有限状态机输出端与可调电流阵列电路相连接。 9.根据权利要求3所述的低失调低回踢噪声的动态比较器，其特征在于，所述回踢噪声抑制电路包括第一回踢噪声抑制电路和第二回踢噪声抑制电路；所述第一回踢噪声抑制电路包括第三、第四NMOS管；所述抑噪信号包括第一抑制信号和第二抑制信号；所述第三、第四NMOS管漏极与第一抑噪信号相连接；所述第三、第四NMOS管源极相互连接；所述第三NMOS管栅极与第一输入电压信号相连接，所述第四NMOS管栅极与第二输入电压信号相连接。 10.根据权利要求9所述的低失调低回踢噪声的动态比较器，其特征在于，所述第二回踢噪声抑制电路包括第七、第八PMOS管；所述第七、第八PMOS管栅极与第二抑噪信号相连接；所述第七PMOS管漏极与第一、第二PMOS管漏极相连接，所述第七PMOS管源极与第三PMOS管漏极相连接；所述第八PMOS管漏极与第五、第六PMOS管漏极相连接，所述第八PMOS管源极与第四PMOS管漏极相连接。