TD转换器、PLL电路、TD转换方法及时钟产生方法
本发明提供TD转换器、PLL电路、TD转换方法及时钟产生方法。提供一种TD转换器，具备：多个振荡器，所述多个振荡器至少具有分别被输入表示基准时钟与对象时钟的时间差的控制信号并分别以振荡频率互不相同的动作模式进行动作的第一振荡器和第二振荡器；以及运算电路，其使用在多个振荡器中分别按照基准时钟保持的多个相位信息，来计算与时间差相应的数字输出值。
发明专利
CN202311166317.8
2023-09-11
CN117692005A
2024-03-12
H03M1/60(2006.01)
旭化成微电子株式会社
藤林丈司
日本东京都
北京林达刘知识产权代理事务所(普通合伙)
刘新宇%李靖
日本;JP
1.一种时间数字转换器，其特征在于，具备： 多个振荡器，所述多个振荡器至少具有分别被输入表示基准时钟与对象时钟的时间差的控制信号并分别以振荡频率互不相同的动作模式进行动作的第一振荡器和第二振荡器；以及 运算电路，其使用在所述多个振荡器中分别按照所述基准时钟保持的多个相位信息，来计算与所述时间差相应的数字输出值。 2.根据权利要求1所述的时间数字转换器，其特征在于， 所述第一振荡器和所述第二振荡器各自构成为至少能够以高速动作模式和低速动作模式这两种动作模式进行动作，其中，所述低速动作模式的所述振荡频率比所述高速动作模式的所述振荡频率低。 3.根据权利要求2所述的时间数字转换器，其特征在于， 在所述第一振荡器以所述高速动作模式进行动作的情况下，所述第二振荡器以所述低速动作模式进行动作，在所述第一振荡器以所述低速动作模式进行动作的情况下，所述第二振荡器以所述高速动作模式进行动作。 4.根据权利要求1所述的时间数字转换器，其特征在于， 所述多个振荡器各自包括环形振荡器，所述环形振荡器是将延迟元件级联连接成环状而得到的。 5.根据权利要求4所述的时间数字转换器，其特征在于， 所述第一振荡器和所述第二振荡器各自构成为能够通过根据所述控制信号切换所述延迟元件的延迟时间来切换所述动作模式。 6.根据权利要求4所述的时间数字转换器，其特征在于， 所述多个相位信息各自包含表示所述环形振荡器的绕圈数的绕圈信息以及表示输入的逻辑电平与输出的逻辑电平相等的所述延迟元件的位置的位置信息。 7.根据权利要求6所述的时间数字转换器，其特征在于， 所述运算电路具有： 多个解码器，所述多个解码器针对所述多个相位信息，分别使用所述绕圈信息和所述位置信息计算表示虚拟的相位信息的虚拟相位信息； 多个差分检测器，所述多个差分检测器分别被输入由所述多个解码器计算出的多个虚拟相位信息，分别检测表示被输入的所述虚拟相位信息与所述基准时钟的前一个时钟的时间点的所述虚拟相位信息的差分的时间数字转换器值；以及 运算处理部，其基于由所述多个差分检测器检测出的多个时间数字转换器值来计算所述数字输出值。 8.根据权利要求7所述的时间数字转换器，其特征在于， 所述运算处理部包括依赖值提取部，所述依赖值提取部从所述多个时间数字转换器值的每个时间数字转换器值中提取表示依赖于所述时间差而变化的值的依赖值。 9.根据权利要求8所述的时间数字转换器，其特征在于， 所述依赖值提取部包括减法器，所述减法器对所述多个时间数字转换器值中的第一时间数字转换器值与第二时间数字转换器值的差分进行运算。 10.根据权利要求8所述的时间数字转换器，其特征在于， 所述依赖值提取部将所述依赖值以所述数字输出值进行输出。 11.根据权利要求8所述的时间数字转换器，其特征在于， 所述运算处理部还包括： 非依赖值提取部，其从所述多个时间数字转换器值的每个时间数字转换器值中提取表示不依赖于所述时间差的值的非依赖值；以及 差分输出部，其对所述依赖值与所述非依赖值的差分进行运算，并将该差分以所述数字输出值进行输出。 12.根据权利要求11所述的时间数字转换器，其特征在于， 所述非依赖值提取部包括加法器，所述加法器对所述多个时间数字转换器值中的第一时间数字转换器值与第二时间数字转换器值之和进行运算。 13.根据权利要求11所述的时间数字转换器，其特征在于， 所述运算处理部还包括乘法器，所述乘法器对所述依赖值或所述非依赖值乘以预先决定的系数。 14.根据权利要求1所述的时间数字转换器，其特征在于， 所述控制信号是具有同所述基准时钟与所述对象时钟的时间差相应的脉冲宽度的脉冲信号。 15.根据权利要求2所述的时间数字转换器，其特征在于， 所述控制信号是具有同所述基准时钟与所述对象时钟的时间差相应的脉冲宽度的脉冲信号。 16.根据权利要求3所述的时间数字转换器，其特征在于， 所述控制信号是具有同所述基准时钟与所述对象时钟的时间差相应的脉冲宽度的脉冲信号。 17.根据权利要求1所述的时间数字转换器，其特征在于， 所述多个振荡器是所述第一振荡器和所述第二振荡器这两个振荡器。 18.一种锁相环电路，其特征在于， 具备根据权利要求1所述的时间数字转换器。 19.一种时间数字转换方法，其特征在于，包括以下步骤： 多个振荡器中的第一振荡器和第二振荡器分别被输入表示基准时钟与对象时钟的时间差的控制信号并分别以振荡频率互不相同的动作模式进行动作；以及 运算电路使用在所述多个振荡器中分别按照所述基准时钟保持的多个相位信息，来计算与所述时间差相应的数字输出值。 20.一种时钟产生方法，其特征在于，包括以下步骤： 多个振荡器中的第一振荡器和第二振荡器分别被输入表示基准时钟与对象时钟的时间差的控制信号并分别以振荡频率互不相同的动作模式进行动作； 运算电路使用在所述多个振荡器中分别按照所述基准时钟保持的多个相位信息，来计算与所述时间差相应的数字输出值；以及 输出与数字输出值相应的频率的输出时钟， 其中，与所述输出时钟相应的反馈时钟作为所述对象时钟被输入所述多个振荡器。