△Σ调制器
△Σ调制器包括：电容耦合放大器(11)；作为电容耦合放大器的后段的第一级积分器的相关双采样型第一积分器(12)；第一积分器的后段的第二积分器(13)；量化器(16)；D/A转换器(20a、20b、220a、220b)；斩波用第一开关(SW1、S1a、S1b、S2a、S2b)；斩波用第二开关(SW2、S3a、S3b、S4a、S4b)；以及控制电路(14)。控制电路通过第一开关在电容耦合放大器的输入进行斩波来进行调制，并且通过第二开关在电容耦合放大器的输出进行斩波来进行解调，将电容耦合放大器的解调后的输出信号取入到第一积分器。
发明专利
CN202310755676.0
2023-06-26
CN117318726A
2023-12-29
H03M3/00(2006.01)
株式会社电装%丰田自动车株式会社%未来瞻科技株式会社
和田祥太郎;根塚智裕;古田善一
日本爱知县;;
永新专利商标代理有限公司
朴勇
日本;JP
1.一种△Σ调制器，其特征在于，具备： 电容耦合放大器，具备采样电容、反馈电容及运算放大器而构成，对模拟输入信号进行放大； 相关双采样型的第一积分器，作为所述电容耦合放大器的后段的第一级积分器； 所述第一积分器的后段的第二积分器； 量化器，在所述第二积分器的后段对所述第二积分器的输出值进行量化； D/A转换器，对所述量化器的输出进行D/A转换，并向所述第一积分器及所述第二积分器反馈； 斩波用的第一开关，连接在所述电容耦合放大器的输入与所述电容耦合放大器的采样电容之间； 斩波用的第二开关，连接在所述电容耦合放大器的输出与所述第一积分器的输入之间； 第三开关，连接在所述第二开关与所述第一积分器的输入之间；以及 控制电路， 所述控制电路通过所述第一开关在所述电容耦合放大器的输入进行斩波来进行调制，并且通过所述第二开关在所述电容耦合放大器的输出进行斩波来进行解调，通过所述第三开关使所述电容耦合放大器的解调后的输出信号取入到所述第一积分器。 2.根据权利要求1所述的△Σ调制器，其特征在于， 所述控制电路在通过基准频率的预定相位定时的第一控制信号驱动所述第一积分器时，在与对所述第一积分器的输入的所述第三开关进行驱动的定时相同的所述基准频率的预定定时进行斩波动作，以所述基准频率的第一控制信号的1/2的频率使所述第一开关及所述第二开关进行斩波动作。 3.根据权利要求1或2所述的△Σ调制器，其特征在于，具备： 第四开关，为了对设置于所述电容耦合放大器的所述运算放大器的输入进行DC偏置而使所述运算放大器的输入输出短路；以及 第五开关，使设置于所述第一积分器的第二运算放大器的输入输出短路， 所述控制电路通过基准频率的预定相位定时的第一控制信号驱动所述第五开关， 所述控制电路在所述第一控制信号接通的接通期间、或比所述接通期间短的预定时间内生成将所述第四开关接通的第二控制信号，通过所述第二控制信号来驱动所述第四开关。 4.根据权利要求3所述的△Σ调制器，其特征在于， 所述控制电路生成： 第三控制信号，通过主时钟来同步，并且分频为1/2频率而得到；以及 第四控制信号，通过所述主时钟来同步，并且在与分频为1/2频率而得的所述第三控制信号之间相位相差90度， 所述控制电路通过使所述第三控制信号延迟第一预定时间来生成所述第一控制信号， 所述控制电路进一步生成通过使所述第三控制信号延迟第二预定时间或使所述第一控制信号延迟第三预定时间而得的第五控制信号， 所述控制电路通过所述第五控制信号的上升沿规定所述第二控制信号的上升沿，通过所述第四控制信号的下降沿规定所述第二控制信号的下降沿，从而生成所述第二控制信号的接通期间。 5.根据权利要求1或2所述的△Σ调制器，其特征在于， 还具备输入所述模拟输入信号的输入部， 所述△Σ调制器构成为对所述输入部及所述量化器的输出部后段进行斩波动作。 6.根据权利要求5所述的△Σ调制器，其特征在于， 所述△Σ调制器构成为对所述第一积分器及所述第二积分器的反馈电容的前后进行斩波动作。 7.一种△Σ调制器，其特征在于，具备： 电容耦合放大器，具备采样电容、反馈电容及运算放大器而构成，对模拟输入信号进行放大； 相关双采样型的第一积分器，作为所述电容耦合放大器的后段的第一级积分器； 所述第一积分器的后段的第二积分器； 量化器，在所述第二积分器的后段对所述第二积分器的输出进行量化； D/A转换器，对所述量化器的输出进行D/A转换，并向所述第一积分器及所述第二积分器反馈； 斩波用的第一开关，连接在所述电容耦合放大器的输入与所述电容耦合放大器的采样电容之间； 斩波用的第二开关，连接在所述电容耦合放大器的输出与所述第一积分器的输入之间；以及 控制电路， 所述控制电路通过所述第一开关在所述电容耦合放大器的输入进行斩波来进行调制，并且 通过所述第二开关在所述电容耦合放大器的输出进行斩波来进行解调，且使所述电容耦合放大器的解调后的输出信号取入到所述第一积分器。 8.根据权利要求7所述的△Σ调制器，其特征在于， 在通过基准频率的预定相位定时的第一控制信号驱动所述第一积分器时， 以所述基准频率的1/2倍的频率使所述第一开关进行斩波动作，以所述基准频率的1/2倍的频率且相对于所述第一开关的驱动定时而言相位相差90°的定时使所述第二开关进行斩波动作。 9.根据权利要求7或8所述的△Σ调制器，其特征在于，具备： 第四开关，为了对设置于所述电容耦合放大器的所述运算放大器的输入进行DC偏置而使所述运算放大器的输入输出短路；以及 第五开关，使设置于所述第一积分器的第二运算放大器的输入输出短路， 所述控制电路通过基准频率的预定相位定时的第一控制信号驱动所述第五开关， 所述控制电路在所述第一控制信号接通的接通期间、或比所述接通期间短的预定时间内生成将所述第四开关接通的第二控制信号，通过所述第二控制信号来驱动所述第四开关。 10.根据权利要求9所述的△Σ调制器，其特征在于， 所述控制电路生成： 第三控制信号，通过主时钟来同步，并且分频为1/2频率而得到；以及 第四控制信号，通过所述主时钟来同步，并且在与分频为1/2频率而得的所述第三控制信号之间相位相差90度， 所述控制电路通过使所述第三控制信号延迟第一预定时间来生成所述第一控制信号， 所述控制电路进一步生成通过使所述第三控制信号延迟第二预定时间或使所述第一控制信号延迟第三预定时间而得的第五控制信号， 所述控制电路通过所述第五控制信号的上升沿规定所述第二控制信号的上升沿，通过所述第四控制信号的下降沿规定所述第二控制信号的下降沿，从而生成所述第二控制信号的接通期间。 11.根据权利要求7或8所述的△Σ调制器，其特征在于， 还具备输入所述模拟输入信号的输入部， 所述△Σ调制器构成为对所述输入部及所述量化器的输出部后段进行斩波动作。 12.根据权利要求11所述的△Σ调制器，其特征在于， 所述△Σ调制器构成为对所述第一积分器及所述第二积分器的反馈电容的前后进行斩波动作。