A/D转换器和半导体设备
本公开涉及一种A/D转换器和半导体设备。根据一个实施例，A/D转换器包括：逐次逼近算法设置存储器，存储多个逐次逼近算法；算法选择单元，从多个逐次逼近算法中选择预定的逐次逼近算法；控制电路，基于所选择的预定的逐次逼近算法来生成比较值；DAC，根据该比较值来生成比较电压；以及比较器，进行模拟输入电压与比较电压之间的比较。控制电路根据由比较器基于所选择的预定的逐次逼近算法进行的比较的结果来生成比较值，并且根据由比较器进行一定次数的比较的结果来将模拟输入电压转换成数字信号，该次数等于数字信号的位数。
发明专利
CN202310649932.8
2023-06-02
CN117176169A
2023-12-05
H03M1/46(2006.01)
瑞萨电子株式会社
河口巧
日本东京都
北京市金杜律师事务所
姚宗妮
1.一种A/D转换器，包括： 逐次逼近算法设置寄存器，存储多个逐次逼近算法； 算法选择单元，从所述多个逐次逼近算法中选择预定的逐次逼近算法； 控制电路，基于所选择的所述预定的逐次逼近算法来生成比较值； DAC，根据所述比较值来生成比较电压；以及 比较器，进行模拟输入电压与所述比较电压之间的比较，以及 其中所述控制电路： 根据由所述比较器基于所选择的所述预定的逐次逼近算法而进行的比较的结果，生成所述比较值；以及 根据由所述比较器进行的至少一定次数的比较的结果，将所述模拟输入电压转换成数字信号，该次数等于所述数字信号的位数。 2.根据权利要求1所述的A/D转换器，还包括： 时钟设置寄存器，输出时钟频率信息，所述时钟频率信息指示操作定时， 其中所述算法选择单元基于从所述时钟设置寄存器输出的所述频率信息来选择所述预定的逐次逼近算法。 3.根据权利要求2所述的A/D转换器，其中 存储在所述逐次逼近算法设置寄存器中的所述多个逐次逼近算法预先被写入存储单元中，由此从存储所述多个逐次逼近算法和与相应逐次逼近算法相关联的相应频率的组合的所述存储单元被传递。 4.根据权利要求2所述的A/D转换器，还包括： 评估逐次逼近算法设置寄存器，存储待评估的评估逐次逼近算法； 评估模式设置寄存器，输出用于设置评估模式的评估模式设置信息；以及 模式选择单元，选择由所述算法选择单元基于从所述评估模式设置寄存器输出的评估模式设置信息而选择的所述评估逐次逼近算法或所述预定的逐次逼近算法； 其中所述评估逐次逼近算法在与所述多个逐次逼近算法相关联的相应频率上进行评估，并且 其中当所述模式选择单元选择所述评估逐次逼近算法时，所述控制电路基于所选择的所述评估逐次逼近算法，根据所述比较器的比较结果，来选择所述比较值。 5.根据权利要求2所述的A/D转换器，还包括： 频率处理逐次逼近算法设置寄存器，存储在与所述多个逐次逼近算法相关联的相应频率上使用的频率处理逐次逼近算法； 模式设置寄存器，输出用于设置模式的模式设置信息；以及 模式选择单元，选择由所述算法选择单元基于从所述模式设置寄存器输出的所述模式设置信息而选择的频率处理逐次逼近算法或所述预定的逐次逼近算法， 其中当所述模式选择单元选择所述频率处理逐次逼近算法时，所述控制电路基于所选择的所述频率处理逐次逼近算法，根据所述比较器的比较结果，来生成所述比较值。 6.根据权利要求2所述的A/D转换器，其中 所述逐次逼近算法设置寄存器通过根据用户设置进行操作的处理器，将所述多个逐次逼近算法和与相应逐次逼近算法相关联的相应频率的组合写入。 7.根据权利要求2所述的A/D转换器，还包括： 时钟控制单元，检测由时钟控制设备控制的时钟的频率的变化并且基于检测到的所述频率来输出所述频率信息，其中 所述算法选择单元基于从所述时钟控制单元输出的所述频率信息来选择所述预定的逐次逼近算法。 8.根据权利要求1所述的A/D转换器，其中 所述多个逐次逼近算法包括二进制搜索算法和冗余算法中的至少一种， 在进行一定次数的比较中，所述二进制搜索算法依次改变一定变化量，通过所述变化量，所述比较值从所述数字信号的最大值的1/2起每1/2而依次改变，该次数与所述数字信号的位数相等，并且所述二进制搜索算法根据所述比较器的比较结果，将所述变化量加到所述比较值或者从所述比较值中减去所述变化量，并且 至少在被执行有一定次数的比较之间和/或在进行所述次数的比较之后，所述冗余算法插入与紧接前一比较相同的冗余比较，该次数等于所述二进制搜索算法的位数。 9.根据权利要求8所述的A/D转换器，其中 所述多个逐次逼近算法包括由所述冗余算法组成的多个冗余算法，以及 其中所述冗余算法中的每个冗余算法在所布置的多个冗余比较的位置和数目中的至少一项上彼此不同。 10.一种半导体设备，包括A/D转换器， 其中所述A/D转换器包括： 逐次逼近算法设置寄存器，存储多个逐次逼近算法； 算法选择单元，从所述多个逐次逼近算法中选择预定的逐次逼近算法； 控制电路，基于所选择的所述预定的逐次逼近算法来生成比较值；以及 DAC，根据所述比较值来生成比较电压；以及 比较器，进行模拟输入电压与比较电压之间的比较，以及 其中所述控制电路： 根据由所述比较器基于所选择的所述预定的逐次逼近算法而进行的比较的结果，生成所述比较值；以及 根据由所述比较器进行的至少一定次数的比较的结果，将所述模拟输入电压转换成数字信号，该次数等于所述数字信号的位数。 11.根据权利要求10所述的半导体设备， 其中所述A/D转换器还具有时钟设置寄存器，所述时钟设置寄存器输出时钟频率信息，所述时钟频率信息指示操作定时，并且 其中所述算法选择单元基于从所述时钟设置寄存器输出的所述频率信息来选择所述预定的逐次逼近算法。 12.根据权利要求11所述的半导体设备，还包括： 存储单元，通过预先写入，存储所述多个逐次逼近算法和与所述多个逐次逼近算法相关联的相应频率的组合，其中 存储在所述逐次逼近算法设置寄存器中的所述多个逐次逼近算法从所述存储单元被传递。 13.根据权利要求11所述的半导体设备，其中 所述A/D转换器还包括： 评估逐次逼近算法设置寄存器，存储待评估的评估逐次逼近算法； 评估模式设置寄存器，输出用于设置评估模式的评估模式设置信息；以及 模式选择单元，选择由所述算法选择单元基于从所述评估模式设置寄存器输出的所述评估模式设置信息而选择的所述评估逐次逼近算法或所述预定的逐次逼近算法； 其中所述评估逐次逼近算法在与所述多个逐次逼近算法相关联的频率中的每个频率上进行评估，并且 其中当所述模式选择单元选择所述评估逐次逼近算法时，所述控制电路基于所选择的所述评估逐次逼近算法根据所述比较器的比较结果来生成所述比较值。 14.根据权利要求11所述的半导体设备， 其中所述A/D转换器还具有： 频率处理逐次逼近算法设置寄存器，存储在与所述多个逐次逼近算法相关联的频率中的每个频率上使用的频率处理逐次逼近算法； 模式设置寄存器，输出用于设置模式的模式设置信息；以及 模式选择单元，选择由所述算法选择单元基于从所述模式设置寄存器输出的所述模式设置信息而选择的所述频率处理逐次逼近算法或所述预定的逐次逼近算法，并且 其中当所述模式选择单元选择所述频率处理逐次逼近算法时，所述控制电路基于所选择的所述频率处理逐次逼近算法，根据所述比较器的比较结果，来生成所述比较值。 15.根据权利要求11所述的半导体设备，还包括以用户设置进行操作的处理器， 其中所述处理器将所述多个逐次逼近算法和与相应逐次逼近算法相关联的相应频率的组合写入所述逐次逼近算法设置寄存器中。 16.根据权利要求11所述的半导体设备，还包括控制时钟频率的时钟控制电路， 其中所述A/D转换器还具有检测所述时钟频率的变化的时钟控制单元，并且基于检测到的频率来输出所述频率信息，以及 其中所述算法选择单元基于从所述时钟控制单元输出的所述频率信息来选择所述预定的逐次逼近算法。 17.根据权利要求10所述的半导体设备，其中 所述多个逐次逼近算法包括二进制搜索算法和冗余算法中的至少一种， 所述二进制搜索算法依次改变一定变化量，所述变化量从所述数字信号的最大值的1/2起每1/2而依次改变所述比较值，并且所述二进制搜索算法将所述变化量加到所述比较值或者从所述比较值中减去所述变化量，以及 至少在被执行有一定次数的比较之间和在被执行有所述次数的比较之后，所述冗余算法插入与紧接前一比较相同的冗余比较，该次数等于所述二进制搜索算法中的位数。 18.根据权利要求17所述的半导体设备， 其中所述多个逐次逼近算法包括由所述冗余算法组成的多个冗余算法，并且 其中所述冗余算法中的每个冗余算法在所布置的所述冗余比较的位置和数目中的至少一项上彼此不同。