EMI可调整的自适应负载输出驱动电路
本发明是EMI可调整的自适应负载输出驱动电路，包括若干组驱动电路，驱动电路的负载上沿连接有短脉冲采样电路，用于对其电压采样，短脉冲采样电路的输出端连接高速比较电路的信号输入端，用于将采样电压经若干个不同阈值的比较器后，获得对应位数温度计码，高速比较电路的输出端通过同步电路连接温度计码解码电路和锁存电路，用于对温度计码解码并锁存有效信号，锁存电路连接负载识别电路，负载识别电路根据锁存的有效信号识别生成负载判断信号，来控制各组驱动电路中主驱动通道的导通与关闭。本发明电路可用于GaN驱动芯片中，使驱动晶体管尺寸随着负载大小的变化而变化，达到驱动负载上沿时间基本恒定的目的，降低EMI辐射的同时，提高输出效率。
发明专利
CN202310155791.4
2023-02-23
CN116455370A
2023-07-18
H03K17/16(2006.01)
苏州市职业大学(苏州开放大学)%清华大学无锡应用技术研究院
李亮;周德金
215000 江苏省苏州市致能大道106号;
南京经纬专利商标代理有限公司
曹毅
1.一种EMI可调整的自适应负载输出驱动电路，其特征在于，包括若干组驱动电路，所述驱动电路的负载上沿连接有短脉冲采样电路，用于对其电压采样，所述短脉冲采样电路的输出端连接高速比较电路的信号输入端，用于将采样电压经若干个不同阈值的比较器后，获得对应位数温度计码，所述高速比较电路的输出端通过同步电路连接温度计码解码电路和锁存电路，用于对温度计码解码并锁存有效信号，所述锁存电路连接负载识别电路，负载识别电路根据锁存的有效信号识别生成负载判断信号，来控制各组驱动电路中主驱动通道的导通与关闭，使得主驱动通道上的驱动晶体管尺寸随着负载大小的变化而变化，达到驱动负载上沿时间基本恒定的目的，从而抑制EMI。 2.根据权利要求1所述的EMI可调整的自适应负载输出驱动电路，其特征在于，该电路包括高侧驱动电路输入信号端VIN，所述高侧驱动电路输入信号端VIN与第一反相器INV1的输入端相连，第一反相器INV1的输出端与第二反相器INV2的输入端相连，形成输入缓冲； 所述第二反相器INV2的输出端与调整驱动电路输入端A相连，所述调整驱动电路输入端A分别连接若干组驱动电路，每组所述驱动电路分别由一路反相器INVP[n]、调整开关SP[n]、反相器INVPK[n]、PMOS驱动晶体管MP[n]依次串接后与另一路依次串接的反相器INVN[n]、调整开关SN[n]、反相器INVNK[n]、NMOS驱动晶体管MN[n]级联构成，其中，n为各组驱动电路的编号，所述反相器INVP[n]和反相器INVN[n]的输入端连接调整驱动电路输入端A，反相器INVP[n]的输出端与调整开关SP[n]的一端相连，反相器INVN[n]的输出端与调整开关SN[n]的一端相连，调整开关SP[n]和调整开关SN[n]的控制端与控制信号端K[n]相连，调整开关SP[n]的另一端与反相器INVPK[n]的输入端相连，反相器INVPK[n]的输出端与PMOS驱动晶体管MP[n]的栅极相连，调整开关SN[n]的另一端与反相器INVNK[n]的输入端相连，反相器INVNK[n]的输出端与NMOS驱动晶体管MN[n]的栅极相连，PMOS驱动晶体管MP[n]的源极与高侧正电压HB相连，漏极连接输出驱动端HO，NMOS驱动晶体管MN[n]的源极与高侧负电压HS相连，漏极连接输出驱动端HO，使得PMOS驱动晶体管MP[n]和NMOS驱动晶体管MN[n]的尺寸决定输出驱动端HO的驱动能力i[n]。 3.根据权利要求2所述的EMI可调整的自适应负载输出驱动电路，其特征在于，所述短脉冲采样电路包括采样开关SW、第一短脉冲、第二短脉冲和反相器INVE，所述输出驱动端HO连接采样开关SW的一端，采样开关SW的控制端与第一短脉冲产生的输出控制信号EP1相连，第一短脉冲的输入端同时与反相器INVE的输入端和高侧驱动电路输入信号端VIN相连，采样开关SW的另一端作为采样电压端VS与高速比较电路的信号输入端相连。 4.根据权利要求3所述的EMI可调整的自适应负载输出驱动电路，其特征在于，所述高速比较电路的参考端信号VR[1]至VR[n]由高侧正电压HB和高侧负电压HS之间的电阻RC[1]至RC[n+1]分压得到，所述高速比较电路的信号输出端产生的n组逻辑信号分别与同步电路中的同步开关SS[1]至SS[n]的一端相连，同步开关SS[1]至SS[n]的控制端与第二短脉冲产生的输出控制信号EP2相连，第二短脉冲的输入端与反相器INVE输出端相连，其中，n对应驱动电路的组数。 5.根据权利要求5所述的EMI可调整的自适应负载输出驱动电路，其特征在于，所述同步开关SS[1]至SS[n]的另一端P[1]至P[n]与n位的温度计码解码电路的对应各输入端相连，n位的温度计码解码电路的n个输出端L[1]至L[n]分别与锁存电路对应的各输入端相连，锁存电路的n个输出端D[1]至D[n]分别与负载识别电路的对应各输入端相连，负载识别电路的n个输出端K[1]至K[n]分别作为n组驱动电路的控制信号端K[1]至K[n]，从而构成驱动负载自适应调整。