50%占空比差分倍频器的校准技术
本文提供了一种倍频器电路，所述倍频器电路提供了一种以低成本和低电流损耗的方式快速、简单地校准差分50％输出占空比倍频器所需的相位延迟的方法。本文使用的是全差分方法，其中，差分输入信号(clkjn,clkjnb)的分量用于生成差分输出信号(clk_out,clk_outb)和延迟差分输出信号(clk_dly_out,clk_dly_outb)。所述差分输出信号和所述延迟差分输出信号在逻辑电路(551,553)中合并，以确定差分倍频输出信号(2x_clk,2x_clkb)的分量。所述逻辑电路的输出用于调整所述延迟输出信号中的延迟量(541：控制)，使得所述倍频输出信号具有50％的占空比。在一些实施例中，所述延迟信号的正分量和负分量可以分开调整(541：控制)。
发明专利
CN202080105478.4
2020-12-28
CN116806413A
2023-09-26
H03K5/133(2006.01)
华为技术有限公司
蒂莫西·麦克休;布莱恩·伊尔;劳伦斯·康奈尔
518129 广东省深圳市龙岗区坂田华为总部办公楼
广东;44
1.一种倍频器电路，其特征在于，所述倍频器电路包括： 相位延迟电路，用于： 接收差分输入时钟信号； 接收一个或多个控制信号； 根据所述差分输入时钟信号生成差分输出时钟信号； 通过响应于所述一个或多个控制信号延迟所述差分输出时钟信号，根据所述差分输入时钟信号生成差分延迟输出时钟信号； 逻辑电路，用于接收所述差分输出时钟信号和所述差分延迟输出时钟信号，并且根据所述差分输出时钟信号和所述差分延迟输出时钟信号生成倍频差分时钟信号作为输出； 控制电路，用于接收所述逻辑电路的一个或多个输出，并且根据所述一个或多个输出生成所述一个或多个控制信号。 2.根据权利要求1所述的倍频器电路，其特征在于，所述控制电路包括： 一个或多个比较器，分别用于接收所述逻辑电路的所述一个或多个输出，并且生成对应的比较器输出； 状态机，用于接收所述一个或多个比较器的所述对应输出，并且根据所述对应输出生成所述一个或多个控制信号。 3.根据权利要求2所述的倍频器电路，其特征在于，所述控制电路还包括： 检测电路，针对所述逻辑电路的所述一个或多个输出中的每个输出包括对应的电阻器和电容器，其中，所述逻辑电路的所述输出通过所述电阻器提供给其中一个所述比较器的对应输入，所述电容器连接在所述对应输入与接地之间。 4.根据权利要求2或3所述的倍频器电路，其特征在于，所述一个或多个比较器包括第一比较器，所述第一比较器用于在第一输入侧接收所述倍频差分时钟信号的第一分量以及在第二输入侧接收所述倍频差分时钟信号的第二分量。 5.根据权利要求2至4中任一项所述的倍频器电路，其特征在于，所述差分输出时钟信号包括正分量和负分量，所述差分延迟输出时钟信号包括正分量和负分量； 所述逻辑电路包括： 第一与非门，用于接收所述差分输出时钟信号的所述负分量和所述差分延迟输出时钟信号的所述正分量作为输入； 第二与非门，用于接收所述差分输出时钟信号的所述正分量和所述差分延迟输出时钟信号的所述负分量作为输入； 所述一个或多个比较器包括： 第一比较器，用于接收所述第一与非门的输出和参考电压； 第二比较器，用于接收所述第二与非门的输出和所述参考电压。 6.根据权利要求1至5中任一项所述的倍频器电路，其特征在于，所述逻辑电路包括： 差分输入同或门，用于接收所述差分输出时钟信号和所述差分延迟输出时钟信号，并且提供所述倍频差分时钟信号的正分量； 差分输入异或门，用于接收所述差分输出时钟信号和所述差分延迟输出时钟信号，并且提供所述倍频差分时钟信号的负分量。 7.根据权利要求1至6中任一项所述的倍频器电路，其特征在于，所述差分输入时钟信号包括正分量和负分量，所述差分输出时钟信号包括正分量和负分量，所述差分延迟输出时钟信号包括正分量和负分量，所述相位延迟电路包括： 第一可变延迟电路，用于接收所述差分输入时钟信号的所述正分量，并且生成相位延迟取决于所述一个或多个控制信号的第一子集的所述差分输出时钟的所述正分量； 第二可变延迟电路，用于接收所述差分输入时钟信号的所述负分量，并且生成相位延迟取决于所述一个或多个控制信号的第二子集的所述差分输出时钟的所述负分量，其中，所述一个或多个控制信号的所述第二子集与所述一个或多个控制信号的所述第一子集不同。 8.根据权利要求7所述的倍频器电路，其特征在于，第一可变延迟电路和第二可变延迟电路都包括： 多个串联逆变器，其中，所述多个串联逆变器中的一个或多个串联逆变器是可变增益逆变器，每个所述可变增益逆变器的增益能够根据所述一个或多个控制信号的对应子集中的一个控制信号来调整； 一个或多个可变电容器，其中，每个所述可变电容器连接在所述可变增益逆变器中的对应一个可变增益逆变器的输出之间，每个所述可变电容器的电容能够根据所述一个或多个控制信号的对应子集中的一个控制信号来调整。 9.根据权利要求1至8中任一项所述的倍频器电路，其特征在于，所述控制电路还用于生成所述一个或多个控制信号，使得所述倍频差分时钟信号的占空比为50％。 10.根据权利要求1至9中任一项所述的倍频器电路，其特征在于，所述相位延迟电路包括： 第一逆变器，用于接收所述差分输入时钟信号的正分量，并且根据所述差分输入时钟信号的所述正分量生成所述差分输出时钟信号的正分量； 第二逆变器，用于接收所述差分输入时钟信号的负分量，并且根据所述差分输入时钟信号的所述负分量生成所述差分输出时钟信号的负分量。 11.根据权利要求1至10中任一项所述的倍频器电路，其特征在于，所述差分延迟输出时钟信号包括正分量和负分量，所述差分输入时钟信号包括正分量和负分量，所述相位延迟电路还用于通过响应于所述一个或多个控制信号分开延迟所述差分输出时钟信号的所述正分量和所述负分量，根据所述差分输入时钟信号生成所述差分延迟输出时钟信号。 12.根据权利要求1至11中任一项所述的倍频器电路，其特征在于，所述相位延迟电路、所述逻辑电路和所述控制电路在单个集成电路上形成。 13.根据权利要求1至12中任一项所述的倍频器电路，其特征在于，所述控制电路用于调谐所述一个或多个控制信号以优化所述倍频器电路的运行。 14.一种生成倍频差分时钟信号的方法，其特征在于，所述方法包括： 接收具有正分量和负分量的差分输入时钟信号； 根据所述差分输入时钟信号的分量生成具有正分量和负分量的差分输出时钟信号； 通过响应于一个或多个控制信号延迟所述差分输入时钟信号的所述分量，生成具有正分量和负分量的差分延迟输出时钟信号； 通过所述差分输出时钟信号的分量和所述差分延迟输出时钟信号的分量的第一逻辑组合，生成所述倍频差分时钟信号的正分量； 通过所述差分输出时钟信号的分量和所述差分延迟输出时钟信号的分量的第二逻辑组合，生成所述倍频差分时钟信号的负分量； 根据所述第一逻辑组合和所述第二逻辑组合中的一个或两个，从多个输出中确定所述一个或多个控制信号。 15.根据权利要求14所述的方法，其特征在于，生成所述差分延迟输出时钟包括：响应于所述一个或多个控制信号分开延迟所述差分输出时钟信号的所述正分量和所述负分量。 16.根据权利要求14或15所述的方法，其特征在于，确定所述一个或多个控制信号，使得所述倍频差分时钟信号的占空比为50％。 17.根据权利要求14至16中任一项所述的方法，其特征在于，确定一个或多个控制信号包括：将所述倍频差分时钟信号的所述正分量与所述倍频差分时钟信号的所述负分量进行比较。 18.根据权利要求14至17中任一项所述的方法，其特征在于，确定所述一个或多个控制信号包括： 将所述差分输出时钟信号的所述负分量和所述差分延迟输出时钟信号的所述正分量的逻辑与非和参考电压进行比较； 将所述差分输出时钟信号的所述正分量和所述差分延迟输出时钟的所述负分量的逻辑与非和参考电压进行比较。 19.根据权利要求14至18中任一项所述的方法，其特征在于，所述第一逻辑组合是差分输入异或，所述第二逻辑组合是差分输入同或。 20.根据权利要求14至19中任一项所述的方法，其特征在于，确定所述一个或多个控制信号包括：调谐所述一个或多个控制信号以优化所述倍频器电路的运行。 21.一种收发机，其特征在于，所述收发机包括： 本地振荡器电路，包括： 数字控制振荡器，用于生成第一频率的第一时钟信号； 倍频器，用于接收所述第一时钟信号的差分形式，并且根据所述第一时钟信号的所述差分形式生成差分倍频时钟信号，其中，所述倍频器包括： 相位延迟电路，用于接收所述第一时钟信号的所述差分形式和一个或多个控制信号，并且通过响应于所述一个或多个控制信号延迟所述第一时钟信号的所述差分形式，根据所述第一时钟信号的所述差分形式和所述一个或多个控制信号生成差分输出时钟信号和差分延迟输出时钟信号； 逻辑电路，用于接收所述差分输出时钟信号和所述差分延迟输出时钟信号，并且根据所述差分输出时钟信号和所述差分延迟输出时钟信号生成所述差分倍频时钟信号； 控制电路，用于接收所述逻辑电路的一个或多个输出，并且根据所述一个或多个输出生成所述一个或多个控制信号； 混频器，用于接收所述差分倍频时钟信号，并且将所述差分倍频时钟信号与输入信号进行混频，以生成输出信号。 22.根据权利要求21所述的收发机，其特征在于，所述本地振荡器电路和所述混频器是发射机路径的一部分，所述输入信号是基带输入信号，所述输出信号是射频(radiofrequency，RF)输出信号。 23.根据权利要求21或22所述的收发机，其特征在于，所述本地振荡器电路和所述混频器是接收机路径的一部分，所述输入信号是射频(radio frequency，RF)输入信号，所述输出信号是基带输出信号。 24.根据权利要求21至23中任一项所述的收发机，其特征在于，所述控制电路包括： 一个或多个比较器，其中，每个所述比较器用于接收所述逻辑电路的一个或多个输出，并且生成对应的比较器输出； 状态机，用于接收所述一个或多个比较器的所述对应输出，并且根据所述一个或多个比较器的所述对应输出生成所述一个或多个控制信号。 25.根据权利要求24所述的收发机，其特征在于，所述控制电路还包括： 检测电路，针对所述逻辑电路的所述一个或多个输出中的每个输出包括对应的电阻器和电容器，其中，所述逻辑电路的所述输出通过所述电阻器提供给其中一个所述比较器的对应输入，所述电容器连接在所述对应输入与接地之间。 26.根据权利要求24或25所述的收发机，其特征在于，所述一个或多个比较器包括第一比较器，所述第一比较器用于在第一输入侧接收所述差分倍频时钟信号的第一分量以及在第二输入侧接收所述差分倍频时钟信号的第二分量。 27.根据权利要求24至26中任一项所述的收发机，其特征在于，所述差分输出时钟信号包括正分量和负分量，所述差分延迟输出时钟信号包括正分量和负分量， 所述逻辑电路包括： 第一与非门，用于接收所述差分输出时钟信号的所述负分量和所述差分延迟输出时钟信号的所述正分量作为输入； 第二与非门，用于接收所述差分输出时钟信号的所述正分量和所述差分延迟输出时钟信号的所述负分量作为输入； 所述一个或多个比较器包括： 第一比较器，用于接收所述第一与非门的输出和参考电压； 第二比较器，用于接收所述第二与非门的输出和所述参考电压。 28.根据权利要求24至27中任一项所述的收发机，其特征在于，所述逻辑电路包括： 差分输入同或门，用于接收所述差分输出时钟信号和所述差分延迟输出时钟信号，并且提供所述差分倍频时钟信号的正分量； 差分输入异或门，用于接收所述差分输出时钟信号和所述差分延迟输出时钟信号，并且提供所述差分倍频时钟信号的负分量。 29.根据权利要求24至28中任一项所述的收发机，其特征在于，所述第一时钟信号的所述差分形式包括正分量和负分量，所述差分输出时钟信号包括正分量和负分量，所述差分延迟输出时钟信号包括正分量和负分量，所述相位延迟电路包括： 第一可变延迟电路，用于接收所述差分输入时钟信号的所述正分量，并且生成相位延迟取决于所述一个或多个控制信号的第一子集的所述差分输出时钟的所述正分量； 第二可变延迟电路，用于接收所述差分输入时钟信号的负分量，并且生成相位延迟取决于所述一个或多个控制信号的第二子集的所述差分输出时钟的负分量，其中，所述一个或多个控制信号的第二子集与所述一个或多个控制信号的第一子集不同。 30.根据权利要求29所述的收发机，其特征在于，所述第一可变延迟电路和所述第二可变延迟电路都包括： 多个串联逆变器，其中，所述多个串联逆变器中的一个或多个串联逆变器是可变增益逆变器，每个所述可变增益逆变器的增益能够根据所述一个或多个控制信号的对应子集中的一个控制信号来调整； 一个或多个可变电容器，其中，每个所述可变电容器连接在所述可变增益逆变器中的对应一个可变增益逆变器的输出之间，每个所述可变电容器的电容能够根据所述一个或多个控制信号的对应子集中的一个控制信号来调整。 31.根据权利要求21至30中任一项所述的收发机，其特征在于，所述控制电路还用于生成所述一个或多个控制信号，使得所述差分倍频时钟信号的占空比为50％。 32.根据权利要求21至31中任一项所述的收发机，其特征在于，所述相位延迟电路包括： 第一逆变器，用于接收所述第一时钟信号的所述差分形式的正分量，并且根据所述第一时钟信号的所述差分形式的所述正分量生成所述差分输出时钟信号的正分量； 第二逆变器，用于接收所述第一时钟信号的所述差分形式的负分量，并且根据所述第一时钟信号的所述差分形式的所述负分量生成所述差分输出时钟信号的负分量。 33.根据权利要求21至32中任一项所述的收发机，其特征在于，所述差分延迟输出时钟信号包括正分量和负分量，所述差分输入时钟信号包括正分量和负分量，所述相位延迟电路还用于通过响应于所述一个或多个控制信号分开延迟所述差分输出时钟信号的所述正分量和所述负分量，根据所述差分输入时钟信号生成所述差分延迟输出时钟信号。 34.根据权利要求21至33中任一项所述的收发机，其特征在于，所述相位延迟电路、所述逻辑电路和所述控制电路在单个集成电路上形成。 35.根据权利要求21至34中任一项所述的收发机，其特征在于，所述收发机是蜂窝电话中的组件。 36.根据权利要求21至35中任一项所述的收发机，其特征在于，所述控制电路用于调谐所述一个或多个控制信号以优化倍频器电路的运行。