CML输出驱动电路和串行发送器接口
一种CML输出驱动电路和串行发送器接口，其中，CML输出驱动电路，采用输入电路、镜像电路以及匹配电路，使得可以通过调节镜像电路的镜像电流的大小，以调节由数据信号转换的差分电压信号的输出摆幅的大小，且通过采用驱动电路，使得在差分电压信号的输出摆幅大于目标值时，为差分电压信号提供驱动电流，实现了CML输出驱动电路的输出摆幅可调，使得可兼容不同输出摆幅要求的协议标准，解决了传统的CML输出驱动电路中存在无法同时兼容多个不同接口协议的问题。
发明专利
CN202011510966.1
2020-12-18
CN112688680A
2021-04-20
H03K19/0175(2006.01)
深圳市国微电子有限公司
胡东洋;赵鹏;赵志伟;宋阳;李林旭
518000 广东省深圳市南山区高新南一道015号国微研发大厦六层A
深圳中一联合知识产权代理有限公司
夏智海
广东;44
1.一种CML输出驱动电路，其特征在于，包括： 输入电路，用于输入数据信号； 镜像电路，与所述输入电路连接，用于为所述数据信号提供镜像电流； 匹配电路，与所述输入电路连接，用于在所述镜像电流的驱动下，将所述数据信号转换为差分电压信号；以及 驱动电路，与所述匹配电路连接，用于在所述差分电压信号的输出摆幅大于目标值时，为所述差分电压信号提供驱动电流； 所述输出摆幅的大小与所述镜像电流的大小正相关。 2.如权利要求1所述的CML输出驱动电路，其特征在于，所述驱动电路包括： 运放电路，所述运放电路与所述匹配电路连接，所述运放电路用于在所述差分电压的输出摆幅大于目标值时，输出驱动信号；和 驱动对管，与所述运放电路和所述匹配电路连接，用于在所述驱动信号的控制下，输出所述驱动电流到所述匹配电路。 3.如权利要求2所述的CML输出驱动电路，其特征在于，所述运放电路还用于输出共模点电压。 4.如权利要求2所述的CML输出驱动电路，其特征在于，所述运放电路包括第一电阻、第二电阻以及运算放大器，所述第一电阻的第一端和所述匹配电路的第一输出端连接，所述第二电阻的第一端和所述匹配电路的第二输出端连接，所述第一电阻的第二端和所述第二电阻的第二端共接于所述运算放大器的第一输入端，所述运算放大器的第二输入端接入共模电压，所述运算放大器的输出端和所述驱动对管连接。 5.如权利要求2所述的CML输出驱动电路，其特征在于，所述驱动对管包括：第一开关管和第二开关管，所述第一开关管的高电位端和第一电源连接，所述第一开关管的控制端和所述运放电路的输出端连接，所述第一开关管的低电位端和所述匹配电路的第一输出端连接，所述第二开关管的高电位端和第一电源连接，所述第二开关管的控制端和所述运放电路的输出端连接，所述第二开关管的低电位端和所述匹配电路的第二输出端连接。 6.如权利要求1所述的CML输出驱动电路，其特征在于，所述镜像电路包括：电流源、第三开关管以及第四开关管，所述第三开关管的高电位端、所述第三开关管的控制端和所述电流源以及所述输入电路连接，所述第三开关管的低电位端和所述第四开关管的高电位端连接，所述第四开关管的控制端和第二电源连接，所述第四开关管的低电位端接地。 7.如权利要求6所述的CML输出驱动电路，其特征在于，包括：所述电流源的大小与所述输出摆幅的大小正相关；当所述电流源越大，所述输出摆幅越大；当所述电流源越小，所述输出摆幅越小。 8.如权利要求1所述的CML输出驱动电路，其特征在于，所述输入电路包括：第一反相器、第二反相器、第五开关管以及第六开关管，所述第一反相器的输入端和所述第二反相器的输入端接入所述数据信号，所述第一反相器的输出端和所述第五开关管的低电位端连接，所述第二反相器的输出端和第六开关管的低电位端连接，所述第五开关管的高电位端和所述匹配电路的第一输出端连接，所述第六开关管的高电位端和所述匹配电路的第二输出端连接，所述第五开关管的控制端和所述第六开关管的控制端与所述镜像电路连接。 9.如权利要求1～8任意一项所述的CML输出驱动电路，其特征在于，还包括预加重电路，所述预加重电路与所述输入电路连接，用于接入延时后的数据信号并提供预加重电流。 10.一种串行发送器接口，其特征在于，包括： 如权利要求1～9任意一项所述的CML输出驱动电路。