BMS用的高低压差分放大电路

摘要：

本发明公开了一种BMS用的高低压差分放大电路，它包括运算放大电路，所述的运算放大电路的输入端连接有降压电路；降压电路，包括与第一输入电压VCn相连的第一电阻R1和与第二输入电压VCn‑1相连的第二电阻R2；所述的第一电阻R1连接有第三电阻R3，第三电阻R3接地；所述的第一电阻R1还与运算放大电路的正相输入端相连；所述的第二电阻R2连接有连接有第四电阻R4，第四电阻R4与运算放大电路的电压输出端Vout相连；所述的第二电阻R2还与运算放大电路的负相输入端相连。本发明可以有效地适用于高压环境，克服了在高压环境中故障率高的问题，大大地延长了产品的使用寿命；此外，本发明还具有放大系数高、线性好、精度高、抗干扰能力强的特点。

专利类型：发明专利

申请/专利号：CN201910458594.3

申请日期：2019-05-29

公开/公告号：CN110176911A

公开/公告日：2019-08-27

主分类号：H03F3/45(2006.01)

申请/专利权人:宁波市芯能微电子科技有限公司

发明/设计人:林浩;张廉;陈海虹;孙化;王志红;冉承新;邓小群;吕德刚;梁延峰;林丰成

主申请人地址:315302 浙江省宁波市慈溪市白沙路街道商务二路38号2510、2511、2512室

专利代理机构:杭州万合知识产权代理事务所(特殊普通合伙)

代理人:丁海华

国别省市代码:浙江;33

权利要求：

1.BMS用的高低压差分放大电路，其特征在于：包括 运算放大电路，所述的运算放大电路的输入端连接有降压电路； 降压电路，包括与第一输入电压VCn相连的第一电阻R1和与第二输入电压VCn-1相连的第二电阻R2；所述的第一电阻R1连接有第三电阻R3，第三电阻R3接地；所述的第一电阻R1还与运算放大电路的正相输入端相连；所述的第二电阻R2连接有连接有第四电阻R4，第四电阻R4与运算放大电路的电压输出端Vout相连；所述的第二电阻R2还与运算放大电路的负相输入端相连。 2.根据权利要求1所述的BMS用的高低压差分放大电路，其特征在于：所述的运算放大电路为折叠式共源共栅全差分运算放大电路。 3.根据权利要求2所述的BMS用的高低压差分放大电路，其特征在于：运算放大电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管和第十二MOS管，其中： 所述的第一MOS管的源极与第二MOS管的源极相连，第一MOS管的源极与第二MOS管的源极连接有第一系统电源IB；第一MOS管的栅极与运算放大电路的正相输入端相连；第一MOS管的漏极与第五MOS管的漏极相连； 所述的第二MOS管的栅极与运算放大电路的负相输入端相连；第二MOS管的漏极与第六MOS管的源极相连； 所述的第三MOS管的漏极与第一MOS管的漏极相连；第三MOS管的栅极连接有偏置电压VB1，第三MOS管的源极接地； 所述的第四MOS管的漏极与第二MOS管的漏极相连；第四MOS管的栅极与偏置电压VB1相连,第四MOS管的源极接地； 所述的第五MOS管的栅极连接有偏置电压VB2，第五MOS管的源极与第七MOS管的漏极相连； 所述的第六MOS管的栅极与偏置电压VB2连接，第六MOS管的漏极与第八MOS管的漏极相连，第六MOS管的漏极还与第十一MOS管的栅极相连； 所述的第七MOS管的栅极连接有偏置电压VB3，第七MOS管的源极与第九MOS管的漏极相连； 所述的第八MOS管的栅极与偏置电压VB3连接，第八MOS管的源极与第十MOS管的漏极相连； 所述的第九MOS管和第十MOS管的栅极连接有偏置电压VB4，第九MOS管和第十MOS管的源极连接有系统电压VDD； 所述的第十一MOS管的源极接地，第十一MOS管的漏极连接有电压输出端Vout，第一MOS管的漏极还与第十二MOS管的漏极相连； 所述的第十二MOS管的栅极连接有偏置电压VB5，第十二MOS管的源极与系统电压VDD相连。 4.根据权利要求1至3任一项所述的BMS用的高低压差分放大电路，其特征在于：所述的第一电阻R1和第二电阻R1的阻值相同；所述的第三电阻R3和第四电阻R4的阻值相同。 5.根据权利要求4所述的BMS用的高低压差分放大电路，其特征在于：所述的R1＝R2＝4R3＝4R4。