一种基于5位LFSR实现的30计数加密计数器电路

摘要：

本实用新型公开了一种基于5位LFSR实现的30计数加密计数器电路，包括第一至第五D触发器、三输入同或门、第一输入端口、第二输入端口、总输出端口；其中，所述第一至第五D触发器均包括数据输入D端、数据输出Q端，时钟输入C端，复位输入R端，所述三输入同或门包括输入端口A、输入端口B、输入端口C和输出端口Y，其逻辑关系为Y=!（A^B^C）；第一输入端口给第一至第五D触发器提供时钟信号，第二输入端口给第一至第五D触发器提供复位信号。本实用新型利用LFSR结构进行加密计数器的设计可以达到大规模的精简组合逻辑的效果，大大降低了版图实现成本，并且由于计数时不是顺序加一，进而能额外提供加密功能。

专利类型：实用新型

申请/专利号：CN201420106058.X

申请日期：2014-03-11

公开/公告号：CN203775186U

公开/公告日：2014-08-13

主分类号：H03K23/72(2006.01)I

申请/专利权人:无锡市晶源微电子有限公司

发明/设计人:唐宋

主申请人地址:214028 江苏省无锡市无锡国家高新技术产业开发区106-C地块A幢209室

专利代理机构:南京经纬专利商标代理有限公司 32200

代理人:朱小兵

国别省市代码:江苏;32

权利要求：

一种基于5位LFSR实现的30计数加密计数器电路，其特征在于：包括第一至第五D触发器、三输入同或门、第一输入端口、第二输入端口、总输出端口；其中，所述第一至第五D触发器均包括数据输入端(D)、数据输入端(Q)，时钟输入端(C)，复位输入端(R)，所述三输入同或门包括输入端口A、输入端口B、输入端口C和输出端口Y，其逻辑关系为Y=!（A^B^C）；第一输入端口给第一至第五D触发器提供时钟信号，第二输入端口给第一至第五D触发器提供复位信号；第一至第五D触发器的时钟输入端(C)相互连接后接入第一输入端口，第一至第五D触发器的复位输入端(R)相互连接后接入第二输入端口；第一D触发器的数据输入端(D)与三输入同或门的输出端口Y相连接，第一D触发器的数据输入端(Q)与第二D触发器的数据输入端(D)相连接并接入总输出端口，第二D触发器的数据输入端(Q)与第三D触发器的数据输入端(D)相连接并接入总输出端口，第三D触发器的数据输入端(Q)与第四D触发器的数据输入端(D)相连接并接入总输出端口，第四D触发器的数据输入端(Q)与第五D触发器的数据输入端(D)相连接并接入总输出端口，三输入同或门的输入端口A与第四D触发器的数据输入端(Q)相连接，三输入同或门的输入端口B与第二D触发器的数据输入端(Q)相连接，三输入同或门的时钟输入端(C)与第五D触发器的数据输入端(Q)相连接并接入总输出端口，三输入同或门的输出端口Y与第一D触发器的数据输入端(D)相连接。