一种用于CPT钟的3.4G数字锁相倍频器

摘要：

本实用新型公开了一种用于CPT钟的3.4G数字锁相倍频器，主要解决了现有技术中存在的数字锁相倍频电路很难实现高性能的CPT钟的问题。该一种用于CPT钟的3.4G数字锁相倍频器包括锁相环芯片，输入端与锁相环芯片相连的环路滤波器，输入端与环路滤波器相连的压控振荡器，输入端与压控振荡器相连的功分器，输入端分别与功分器相连的衰减器和正交混频器，输出端分别与锁相环芯片相连的压控温补晶振和FPGA，输入端与FPGA相连、输出端与正交混频器相连的两路D/A转换器，所述正交混频器的输出端与锁相环芯片相连，所述压控温补晶振的输出端与FPGA相连。通过上述方案，本实用新型达到了技术指标较优、数字化程度高且实施方便的目的，具有很高的实用价值和推广价值。

专利类型：实用新型

申请/专利号：CN201420074957.6

申请日期：2014-02-21

公开/公告号：CN203708219U

公开/公告日：2014-07-09

主分类号：H03L7/18(2006.01)I

申请/专利权人:成都天奥电子股份有限公司

发明/设计人:赵海清

主申请人地址:610000 四川省成都市金牛区高科技产业开发区土桥村九组

专利代理机构:成都顶峰专利事务所(普通合伙) 51224

代理人:李崧岩

国别省市代码:四川;51

权利要求：

一种用于CPT钟的3.4G数字锁相倍频器，其特征在于，包括锁相环芯片，输入端与锁相环芯片相连的环路滤波器，输入端与环路滤波器相连的压控振荡器，输入端与压控振荡器相连的功分器，输入端分别与功分器相连的衰减器和正交混频器，输出端分别与锁相环芯片相连的压控温补晶振和FPGA，输入端与FPGA相连、输出端与正交混频器相连的两路D/A转换器，所述正交混频器的输出端与锁相环芯片相连，所述压控温补晶振的输出端与FPGA相连。