一种自举时钟采样开关的时钟馈通补偿电路
本实用新型提供了一种自举时钟采样开关的时钟馈通补偿电路，通过在采样输出节点加入新的伪开关，并使新的伪开关的栅极偏置在互补的栅压自举电路的时钟输出端，使得新加入的伪开关与原有的伪开关所通过Cgd耦合到Vout上所产生的误差量能够相互抵消。本实用新型提供了一种自举时钟采样开关的时钟馈通补偿电路，引入一组处于关断状态的伪开关，在采样保持阶段，互补的输入信号分别通过寄生的Cds电容耦合到Vout，由于输入信号是互补的，所以Cds产生的串扰可以相互抵消。本实用新型提供的一种自举时钟采样开关的时钟馈通补偿电路减小了时钟馈通效应对信号采样的影响，提高了采样场效应管的线性度，降低了采样电路的谐波失真度，并提高了采样速度和采样精度。
实用新型
CN201420024259.5
2014-01-15
CN203708222U
2014-07-09
H03M1/54(2006.01)I
厦门优迅高速芯片有限公司
林少衡
361000 福建省厦门市软件园二期观日路52号402
厦门市首创君合专利事务所有限公司 35204
杨依展
福建;35
一种自举时钟采样开关的时钟馈通补偿电路，包括：第一采样晶体管M1，所述第一采样晶体管M1的栅极与第一栅压自举电路I1的时钟输出端连接，所述第一采样晶体管M1的源极与第一差分互补信号INP连接，所述第一采样晶体管M1的漏极第一输出端OUTP连接；第一伪开关晶体管M2，所述第一伪开关晶体管M2的栅极与第二栅压自举电路I2的时钟输出端连接；第一保持电容C1，所述第一保持电容C1的一端与所述第一输出端OUTP连接；所述第一保持电容C1的另一端与GND连接；第二采样晶体管M3，所述第二采样晶体管M3的栅极与第三栅压自举电路I3的时钟输出端连接，所述第二采样晶体管M3的源极与第二差分互补信号INN连接，所述第二采样晶体管M3漏极与第二输出端OUTN连接；第二伪开关晶体管M4，所述第二伪开关晶体管M4的栅极与第四栅压自举电路I4的时钟输出端连接；第二保持电容C2，所述第二保持电容C2的一端与所述第一输出端OUTP连接；所述第二保持电容C2的另一端与GND连接；所述第一栅压自举电路I1、第二栅压自举电路I2的输入端分别与所述第一差分互补信号INP连接；所述第三栅压自举电路I3、第四栅压自举电路I4的输入端分别与所述第二差分互补信号INN连接；所述第一栅压自举电路I1、第三栅压自举电路I3的第一时钟输入端与第一互补采样时钟PHY1连接，第一栅压自举电路I1、第三栅压自举电路I3的第二时钟输入端与第二互补采样时钟PHY2连接；所述第二栅压自举电路I2、第四栅压自举电路I4的第一时钟输入端与第二互补采样时钟PHY2连接，第二栅压自举电路I2、第四栅压自举电路I4的第二时钟输入端与第一互补采样时钟PHY1连接；其特征在于：还包括第三伪开关晶体管M5和第四伪开关晶体管M6；所述第三伪开关晶体管M5的源极与所述第一采样晶体管M1的漏极、第一输出端OUTP相连，所述第三伪开关晶体管M5的栅极与所述第四栅压自举电路I4的时钟输出端相连，所述第三伪开关晶体管M5的漏极与所述第一伪开关晶体管M2的源极相连；所述第四伪开关晶体管M6的源极与所述第二采样晶体管M3的漏极、第二输出端OUTN相连，所述第四伪开关晶体管M6的栅极与所述第二栅压自举电路I2的时钟输出端相连，所述第四伪开关晶体管M6的漏极与所述第二伪开关晶体管M4的源极相连。