一种适用于分数频率合成器的数字ΔΣ调制器结构

摘要：

本发明公开了一种适用于分数频率合成器的数字ΔΣ调制器结构，包括第一级误差反馈型调制器、反馈路径、第二级误差反馈型调制器以及误差抵消模块；反馈路径的输出与第一级调制器的输出之间的差值经过延迟单元后得到反馈路径的输出；经过噪声抑制增强单元的输入信号与经过滤波处理单元后的扰动信号之间的和值与反馈路径的输出之间的和值作为第一级误差反馈型调制器的输入；第一级误差反馈信号作为第二级误差反馈型调制器的输入；第一级误差反馈型调制器的输出与第二级误差反馈型调制器的输出经过误差抵消模块后得到整个调制器的输出。本发明引入反馈环路，实现了高阶噪声抑制、减小了输出量化电平的数目，降低了整体电路设计复杂度和功耗。

专利类型：发明专利

申请/专利号：CN201410441266.X

申请日期：2014-09-01

公开/公告号：CN104218949A

公开/公告日：2014-12-17

主分类号：H03L7/18(2006.01)I

申请/专利权人:东南大学

发明/设计人:吴建辉;张文通;程超;程康;娄宁;陈超;黄成;李红

主申请人地址:214135 江苏省无锡市无锡新区菱湖大道99号

专利代理机构:南京瑞弘专利商标事务所(普通合伙) 32249

代理人:杨晓玲

国别省市代码:江苏;32

权利要求：

一种适用于分数频率合成器的数字ΔΣ调制器结构，其特征在于：包括第一级误差反馈型调制器、反馈路径、第二级误差反馈型调制器以及误差抵消模块；反馈路径的输出C(z)与第一级调制器的输出Y₁(z)之间的差值经过延迟单元后得到反馈路径的输出C(z)；经过噪声抑制增强单元G(z)的输入信号X(z)与经过滤波处理单元D(z)后的扰动信号之间的和值X₁(z)与反馈路径的输出C(z)之间的和值作为第一级误差反馈型调制器的输入；第一级误差反馈信号e₁(z)作为第二级误差反馈型调制器的输入；第一级误差反馈型调制器的输出Y₁(z)与第二级误差反馈型调制器的输出Y₂(z)经过误差抵消模块后得到整个调制器的输出Y(z)。