一种幅频调制效用低的变容管控制电路及其实现方法

摘要：

本发明公开了一种幅频调制效应低的变容管控制电路及其实现方法，所述的变容管控制电路包括数控直流电压产生电路、固定容值电容和变容管；所述变容管控制电路工作特性包括：第一：通过控制数字输入信号D，变容管VAR_MOS工作在两种容值稳定区，实现最大容值和最小容值两种功能；第二：通过固定容值电容C1耦合节点OUT的交流变化特性，保证变容管VAR_MOS两端交流特性相抵消，直流压差不变，实现其等效容值不随节点OUT电压变化而变化。本发明电路仅采用四个MOS管，一个固定容值电容和一个变容管实现，具有幅频调制效应低、实现难度低、抖动低等优点。

专利类型：发明专利

申请/专利号：CN201410436398.3

申请日期：2014-09-01

公开/公告号：CN104218893A

公开/公告日：2014-12-17

主分类号：H03B5/04(2006.01)I

申请/专利权人:长沙景嘉微电子股份有限公司

发明/设计人:郭斌

主申请人地址:410205 湖南省长沙市岳麓区麓景路2号长沙生产力促进中心

国别省市代码:湖南;43

权利要求：

一种幅频调制效应低的变容管控制电路及其实现方法，其特征在于：它包括第一NMOS管（M1）、第一PMOS管（M2）、第二PMOS管（M3）、第三PMOS管（M4）、第一固定容值电容（C1）、第一变容管（VAR_MOS），其中第一NMOS管（M1）的栅极接偏置电压（Vbias），漏极接第一PMOS管（M2）的漏极，源极和衬底接电源地（GND），第一PMOS管（M2）的栅极接第三PMOS管（M4）的漏极，漏极和栅极短接，源极接第二PMOS管（M3）的漏极，衬底接电源（VDD），第二PMOS管（M3）的源极和衬底接电源（VDD），栅极接第一PMOS管（M2）的源极，栅极和漏极短接，第三PMOS管（M4）的栅极接数字输入信号（D），漏极接第一PMOS管（M2）的漏极，源极和衬底接电源（VDD），第一固定容值电容（C1）下极板接第一PMOS管（M2）的漏极，上极板接输出节点（OUT），第一变容管（VAR_MOS）栅极接输出节点（OUT），源极和漏极接第一PMOS管（M2）的漏极。