一种低硬件复杂度的RS译码器

摘要：

本发明公开一种低硬件复杂度的RS译码器，其首先存储接收到的码字；利用Horner准则计算出码字的伴随式多项式的系数，并用于时分实现钱搜索功能，确定错误位置；根据伴随式多项式的系数通过分解的无逆Berlekamp-Massey算法迭代计算错误位置多项式的系数，根据伴随式多项式以及错误位置多项式时分实现错误估值多项式的计算；计算错误位置上的错误值；根据的错误位置及错误值，纠正同步FIFO中对应的码字。本发明根据分解形式的iBM算法，在迭代求解错误位置多项式时消除了求逆运算，同时通过分解进行迭代，减少了有限域乘法器的个数，降低了硬件复杂度，很大程度上节省了硬件资源，降低了译码器芯片的面积与功耗。

专利类型：发明专利

申请/专利号：CN201410425755.6

申请日期：2014-08-26

公开/公告号：CN104218957A

公开/公告日：2014-12-17

主分类号：H03M13/15(2006.01)I

申请/专利权人:中山大学%广州市花都区中山大学国光电子与通信研究院

发明/设计人:谭洪舟;黄聪;钟志铖;赵钦耀;曾龙辉;其他发明人请求不公开姓名

主申请人地址:510006 广东省广州市番禺区大学城外环东路132号

专利代理机构:广州粤高专利商标代理有限公司 44102

代理人:林丽明

国别省市代码:广东;44

权利要求：

一种低硬件复杂度的RS译码器，其特征在于，包括：同步FIFO，用于存储接收到的码字；伴随式多项式计算/钱搜索多功能模块，通过接收到的码字利用Horner准则计算出伴随式多项式的系数，并用于时分实现钱搜索功能，确定错误位置；错误位置多项式/错误估值多项式计算模块，根据伴随式多项式的系数通过DiBM算法迭代计算错误位置多项式的系数，并根据伴随式多项式以及错误位置多项式时分实现错误估值多项式的计算；错误值计算模块，采用福尼算法计算错误位置上的错误值；码字纠错模块，用于根据错误位置及错误值，纠正同步FIFO中对应的码字。