一种抗地弹效应的输出电路

摘要：

本发明公开了一种抗地弹效应的输出电路，它包括用于控制PMOS晶体管Ⅰ(101)、PMOS晶体管Ⅱ(103)导通过程中减小电源线上的地弹效应的PMOS控制逻辑电路，用于控制NMOS晶体管Ⅰ(102)、NMOS晶体管Ⅱ(104)导通过程中减小地线上的地弹效应的NMOS控制逻辑电路；电阻Ⅰ（R1）连接于输出节点（VOUT）和PMOS晶体管Ⅱ(103)的漏极，电阻Ⅱ（R2）连接于输出节点（VOUT）和NMOS晶体管(104)的漏极。本发明的目的是提供一种具有抗地弹效应的输出电路，该电路除了具有较强的抗地弹能力之外，还可以相对减少电路的延迟和功耗。

专利类型：发明专利

申请/专利号：CN201410334127.7

申请日期：2014-07-15

公开/公告号：CN104079289A

公开/公告日：2014-10-01

主分类号：H03K19/0185(2006.01)I

申请/专利权人:湖南进芯电子科技有限公司

发明/设计人:黄嵩人;陈思园;何龙;陈迪平

主申请人地址:410205 湖南省长沙市岳麓区高新开发区尖山路39号长沙中电软件园A1304

国别省市代码:湖南;43

权利要求：

一种抗地弹效应的输出电路，其特征在于它包括用于控制PMOS晶体管Ⅰ (101)、PMOS晶体管Ⅱ(103)导通过程中减小电源线上的地弹效应的PMOS控制逻辑电路，用于控制NMOS晶体管Ⅰ(102 )、NMOS晶体管Ⅱ(104)导通过程中减小地线上的地弹效应的NMOS控制逻辑电路；电阻Ⅰ（R1）连接于输出节点（VOUT）和PMOS晶体管Ⅱ(103 )的漏极，电阻Ⅱ（R2）连接于输出节点（VOUT）和NMOS晶体管(104 )的漏极。