一种高速单端同步总线模块中的同步时钟电路

摘要：

本发明属于测试技术领域，是一种应用于高速单端同步总线模块中的同步时钟电路，其包括第一频率合成器、逻辑门电路、第二频率合成器、及现场可编程逻辑门阵列。外部参考信号接入第一频率合成器，第一频率合成器与逻辑门电路相连接产生参考时钟信号至第二频率合成器，第二频率合成器产生至少两路独立控制频率、相位、及幅度的同步时钟信号。所述现场可编程逻辑门阵列与第一频率合成器、第二频率合成器分别连接。该同步时钟电路，具有电路结构简单、通道间隔离度高、功率小的优势。

专利类型：发明专利

申请/专利号：CN201410245955.3

申请日期：2014-06-05

公开/公告号：CN104038213A

公开/公告日：2014-09-10

主分类号：H03L7/00(2006.01)I

申请/专利权人:中国电子科技集团公司第四十一研究所

发明/设计人:李云彬;刘洪庆;郭同华;孙龙;姜正吉

主申请人地址:266555 山东省青岛市经济技术开发区香江路98号

专利代理机构:济南舜源专利事务所有限公司 37205

代理人:肖峰

国别省市代码:山东;37

权利要求：

一种同步时钟电路，其特征在于，包括第一频率合成器、逻辑门电路、第二频率合成器、及现场可编程逻辑门阵列；外部参考信号接入第一频率合成器，第一频率合成器与逻辑门电路相连接产生参考时钟信号至第二频率合成器，第二频率合成器产生至少两路独立控制频率、相位、及幅度的同步时钟信号；所述现场可编程逻辑门阵列与第一频率合成器、第二频率合成器分别连接，现场可编程逻辑门阵列对第一频率合成器的寄存器进行配置，使第一频率合成器输出稳定精确频率的参考时钟信号，现场可编程逻辑门阵列根据指令对第二频率合成器进行配置，控制第二频率合成器输出所要频率的同步时钟信号。