一种面向SerDes技术中基于FIFO协议的数字接口电路
本发明属于SerDes串行通信技术领域，具体为一种面向SerDes技术中基于FIFO协议的数字接口电路。本发明由发送端数字电路和接收端数字电路两大部分组成。本发明在SerDes数模接口中引入数字系统设计中经典的同步、异步FIFO和串并、并串转换电路，将数模接口封装成简单的支持FIFO读写协议的接口，简单可行，便于调用。FIFO的巧妙使用，有效解决了芯片间跨时钟域数据传输、反馈控制信号通道传输延迟大等信号完整性问题，串并、并串转换电路则解决了总线和SerDes位宽不匹配问题，便于总线的位宽拓展，增强了电路设计方案的适应性。
发明专利
CN201410237883.8
2014-06-02
CN104022775A
2014-09-03
H03K19/0175(2006.01)I
复旦大学
虞志益;林杰;周炜;朱世凯;周力君;俞剑明
200433 上海市杨浦区邯郸路220号
上海正旦专利代理有限公司 31200
陆飞%盛志范
上海;31
一种面向SerDes技术中基于FIFO协议的数字接口电路，其特征在于由发送端数字电路和接收端数字电路两大部分组成；在发送端，数据通过FIFO协议写入一个同步的先入先出缓冲队列，后一级的并串转换电路从缓冲队列中读取总线数据并拆分成若干段串行数据送给SerDes串行器，数据经过比特串行化后通过差分传输通道送给解串器，写时钟、写使能、提前写满等低速控制信号则通过缓冲器经过传输通道；在接收端，解串器输出的数据首先写入一个异步的先入先出缓冲队列，后一级的串并转换电路读取串行数据后合并成完整的并行总线数据后最后再写入同步的先入先出缓冲队列，供接收端用户读取。