一种带清零置位端口的功耗均衡触发器
一种带清零置位端口的功耗均衡触发器,包括通过串行连接的前级锁存模块、中间电路及后级锁存模块;前级锁存模块和后级锁存模块均采用单个时钟控制的动态差分电路;中间电路包括中间独立置位模块、数据隔离模块和数据存储模块,中间独立置位模块通过独立置位信号对触发器进行初始态设置,数据隔离模块包括两组钟控传输门来隔离求值信号与置位信号,数据存储模块包括一对交叉耦合反相器来进行数据存储;在时钟前半周期,前级锁存模块进行求值、后级锁存模块进行预充电状态;在时钟后半周期,前级锁存模块进行预充电状态、后级锁存模块进行求值输出。本发明具有功耗均衡性好、面积开销小、性能较高、时序控制简单等优点。
发明专利
CN201410233801.2
2014-05-29
CN104022758A
2014-09-03
H03K3/02(2006.01)I
中国人民解放军国防科学技术大学
李少青;冉庆龙;陈吉华;窦强;乐大珩;马卓;赵振宇;张明;何小威
410073 湖南省长沙市砚瓦池正街47号中国人民解放军国防科学技术大学计算机学院分布与并行处理国防重点实验室
湖南兆弘专利事务所 43008
周长清
湖南;43
一种带清零置位端口的功耗均衡触发器,其特征在于,包括通过串行连接的前级锁存模块、中间电路及后级锁存模块,三个模块均以差分信号作为输入、产生差分输出;所述前级锁存模块和后级锁存模块均采用单个时钟控制的动态差分电路;所述中间电路包括中间独立置位模块、数据隔离模块和数据存储模块,所述中间独立置位模块通过独立置位信号对触发器进行初始态设置,所述数据隔离模块包括两组钟控传输门来隔离求值信号与置位信号,所述数据存储模块包括一对交叉耦合反相器来进行数据存储;在时钟前半周期,所述前级锁存模块进行求值、后级锁存模块进行预充电状态;在时钟后半周期,所述前级锁存模块进行预充电状态、后级锁存模块进行求值输出,实现在一个周期内三个模块的并行操作。