一种使用无锁定指示锁相环的SoC片内时钟生成电路

摘要：

本发明一种使用无锁定指示锁相环的SoC片内时钟生成电路，通过计数锁定电路来实现在SoC片内自产生的锁定信号。计数锁定电路对片外输入的时钟进行计数，通过无锁定锁相环锁定时间与输入时钟频率相乘的结果获得锁相环锁定时计数器的计数值。如果计数值达到锁相环的锁定时间选择的计数值，计数锁定电路输出稳定指示的锁定信号，锁定信号为低表示锁相环未锁定，为高表示已锁定；通过时钟输出电路解决无锁定锁相环在未锁定前已输出时钟信号的问题，利用与逻辑电路使得无锁定指示锁相环锁定之前SoC无时钟，锁定之后有稳定的时钟，确保SoC设计功能的正确性和可靠性；并且利用同步电路实现了锁定信号与锁相环输出时钟信号的同步。

专利类型：发明专利

申请/专利号：CN201410231058.7

申请日期：2014-05-28

公开/公告号：CN103986460A

公开/公告日：2014-08-13

主分类号：H03L7/08(2006.01)I

申请/专利权人:中国航天科技集团公司第九研究院第七七一研究所

发明/设计人:赵翠华;张洵颖;张丽娜;裴茹霞;杨博;李红桥;肖建青;娄冕

主申请人地址:710068 陕西省西安市太白南路198号

专利代理机构:西安通大专利代理有限责任公司 61200

代理人:徐文权

国别省市代码:陕西;61

权利要求：

一种使用无锁定指示锁相环的SoC片内时钟生成电路，其特征在于，包括无锁定指示锁相环，计数锁定电路和时钟输出电路；所述的计数锁定电路包括计数值寄存器(1)，加法器加数选择器(2)，加法器(3)，计数值选择器(4)，锁定寄存器(5)和计数值判定选择器(6)；计数值寄存器(1)的输出端输出计数值分别与加法器(3)的第一输入端、计数值判定选择器(6)的输入端和计数值选择器(4)的高电平选择输入端连接；加法器加数选择器(2)的高电平选择输入端连接低电平信号，低电平选择输入端连接高电平信号，输出端连接加法器(3)的第二输入端；加法器(3)的输出端连接计数值选择器(4)的低电平选择输入端；计数值选择器(4)的输出端连接计数值寄存器(1)的触发端；锁定寄存器(5)的输出端输出锁定信号，并分别连接到加法器加数选择器(2)的选择端和计数值选择器(4)的选择端；计数值判定选择器(6)的输出端连接锁定寄存器(5)的触发端，选择端连接锁定时间选择信号；计数值寄存器(1)和锁定寄存器(5)的时钟端分别连接外部时钟信号，复位端分别连接外部复位信号；所述的时钟输出电路包括同步电路和与逻辑电路；经同步电路同步的锁定信号与无锁定指示锁相环输出的锁相环输出时钟信号分别连接到与逻辑电路的输入端，与逻辑电路的输出端输出时钟信号。