一种基于静态逻辑实现的提前终止比较器及其控制方法

摘要：

本发明公开了一种基于静态逻辑实现的提前终止比较器，包括两位静态比较单元和终止判断单元，所述静态比较单元级联后再与终止判断单元连接；本发明还公开了一种基于静态逻辑实现的提前终止比较器的控制方法，包括以下步骤：步骤1：将两个数据输入第一输入信号和第二输入信号；步骤2：将输入端的使能信号连接逻辑1电平；步骤3：输出端的完成信号若为逻辑1，则观察大于或等于输出信号和小于输出信号；若大于或等于输出信号为逻辑1，则比较结果为第一输入信号大于或等于第二输入信号；若小于输出信号为逻辑1，则比较结果为第一输入信号小于第二输入信号；步骤4：将输入端的使能信号连接逻辑0电平。具有使电路上下对称和降低了功耗等优点。

专利类型：发明专利

申请/专利号：CN201410201528.5

申请日期：2014-05-13

公开/公告号：CN104009738A

公开/公告日：2014-08-27

主分类号：H03K5/22(2006.01)I

申请/专利权人:华南理工大学

发明/设计人:姜小波;郑帅;李振宁

主申请人地址:510640 广东省广州市天河区五山路381号

专利代理机构:广州市华学知识产权代理有限公司 44245

代理人:蔡茂略

国别省市代码:广东;44

权利要求：

一种基于静态逻辑实现的提前终止比较器，其特征在于，包括至少两个两位静态比较单元和至少一个终止判断单元，所述两位静态比较单元级联再与终止判断单元连接，所述两位静态比较单元级联后，每个两位静态比较单元的小于信号输出端、大于信号输出端分别与终止判断单元的小于信号输入端、大于信号输入端连接，较高位的两位静态比较单元的相等信号输出端与次高位的两位静态比较单元的相等信号输入端连接，最低位的两位静态比较单元的相等信号输出端与终止判断单元的相等信号输入端连接，所述终止判断单元输出为所述基于静态逻辑实现的提前终止比较器的大于或等于输出信号、完成信号和小于输出信号，所述两位静态比较单元的数据输入端用于输入待比较数据信号；所述每个两位静态比较单元的使能信号输入端与终止判断单元的使能信号输入端连接。