一种LDPC码校验节点更新方法及系统

摘要：

本发明公开了一种LDPC码校验节点更新方法，该方法包括将校验节点数据输入状态寄存器，并将校验节点数据中与状态位相等的状态位置1；寻找状态寄存器中置1的状态位，获得校验节点数据中的最小值；当最小值个数大于1时，则将所有值更新为最小值，停止寻找次最小值；当最小值个数为1时，继续寻找次最小值；将状态寄存器中最低位置1的状态位屏蔽；再次寻找最低位置的1，获得校验节点数据中的次最小值。本发明进一步公开了一种基于FPGA的用于LDPC码校验节点的更新系统，该系统包括数据寄存模块、屏蔽模块和选通模块。本发明所技术方案采用状态寄存器只需一个周期即可输出最小值，比较周期不受校验节点度限制，对片上资源的消耗较少，有效的节省了运行空间，提供运算速度。

专利类型：发明专利

申请/专利号：CN201410180696.0

申请日期：2014-04-30

公开/公告号：CN103986474A

公开/公告日：2014-08-13

主分类号：H03M13/11(2006.01)I

申请/专利权人:北京交通大学

发明/设计人:张立军;姜莹

主申请人地址:100044 北京市海淀区上园村3号

专利代理机构:北京正理专利代理有限公司 11257

代理人:张雪梅

国别省市代码:北京;11

权利要求：

一种LDPC码校验节点更新方法，其特征在于：该方法包括S1、将校验节点数据输入状态寄存器，并将校验节点数据中与状态位相等的状态位置1；S2、寻找状态寄存器中置1的状态位，获得校验节点数据中的最小值；S3、当最小值个数大于1时，则将所有值更新为最小值，停止寻找次最小值；当最小值个数为1时，继续S4和S5；S4、将状态寄存器中最低位置1的状态位屏蔽；S5、再次寻找最低位置的1，获得校验节点数据中的次最小值。