SerDes中高速串行信号的并行化处理方法及装置

摘要：

本发明公开一种SerDes中高速串行信号的并行化处理方法及装置，该方法步骤为：(1)以输入信号频率进行分频后的8相时钟作为采样时钟，控制对高速串行信号进行采样，进行相位调整及锁存后得到8路采样数据；2)以2相采样时钟作为移位时钟，在移位时钟的控制下对8路采样数据进行串行移位，串行输出每路数据；3)将2相采样时钟进行分频后得到慢速装配时钟，控制对8路串行数据进行取样，并行输出每路数据，进行相位调整后同步输出；该装置包括与方法对应的高速采样模块、快速串行移位模块以及慢速装配模块。本发明具有实现方法简单、能够实现高速串行信号的高速采样以及采样后的并行化处理、执行效率高的优点。

专利类型：发明专利

申请/专利号：CN201410173869.6

申请日期：2014-04-28

公开/公告号：CN103944583A

公开/公告日：2014-07-23

主分类号：H03M9/00(2006.01)I

申请/专利权人:中国人民解放军国防科学技术大学

发明/设计人:胡封林;陈书明;郭阳;孙永节;龚国辉;陈海燕;吴家铸;孙海燕;陈小文;雷元武

主申请人地址:410073 湖南省长沙市砚瓦池正街47号中国人民解放军国防科学技术大学计算机学院微电子与微处理器研究所

专利代理机构:湖南兆弘专利事务所 43008

代理人:周长清

国别省市代码:湖南;43

权利要求：

一种SerDes中高速串行信号的并行化处理方法，其特征在于，步骤为：(1)高速采样：以输入信号频率进行分频后的8相时钟作为采样时钟且每相邻两相采样时钟间隔45度，在每相采样时钟的控制下对高速串行信号进行采样，得到8路初始采样数据；对8路初始采样数据进行相位调整并锁存，得到相位调整后的8路采样数据；(2)快速串行移位：以2相采样时钟作为移位时钟，在移位时钟的控制下对所述步骤(1)得到的8路采样数据进行串行移位，串行输出每路数据中的每一位，得到8路串行数据；(3)慢速装配：将2相采样时钟进行分频后得到慢速装配时钟，在慢速装配时钟的控制下对所述步骤(2)得到的8路串行数据进行取样，并行输出每路数据中的每一位，得到8路并行数据并进行相位调整后同步输出。