一种栅压自举异或/同或电路及栅压自举一位全加器

摘要：

本发明公开了一种栅压自举异或/同或电路及与求和信号产生电路和进位信号产生电路共同组成的栅压自举一位全加器，特点是栅压自举异或/同或电路包括栅压自举同或产生电路和反相器，其中栅压自举同或产生电路由第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管通过特殊的连接方式组成；优点是将异或/同或电路连接成栅压自举电路结构，通过栅极自举效应，提高了第三NMOS管或第四NMOS管的栅极电压，进而使高电平顺利通过第一NMOS管或第二NMOS管，电路输出达到全摆幅，提高了驱动下一级的能力，增大了整体电路的运行速度；全摆幅降低了电路的漏功耗，提高了电路的性能，最终有效地降低了整体电路的延时、功耗及功耗-延时积。

专利类型：发明专利

申请/专利号：CN201410150247.1

申请日期：2014-04-15

公开/公告号：CN103957002A

公开/公告日：2014-07-30

主分类号：H03K19/20(2006.01)I

申请/专利权人:宁波大学

发明/设计人:胡建平;程伟

主申请人地址:315211 浙江省宁波市江北区风华路818号

专利代理机构:宁波奥圣专利代理事务所(普通合伙) 33226

代理人:程晓明

国别省市代码:浙江;33

权利要求：

一种栅压自举异或/同或电路，其特征在于包括栅压自举同或产生电路和反相器，所述的栅压自举同或产生电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，所述的第一PMOS管的源极与外部电源的正极相连，所述的第一PMOS管的漏极与所述的第二PMOS管的源极相连，所述的第一PMOS管的栅极分别与所述的第一NMOS管的源极及所述的第三NMOS管的源极相连，所述的第二PMOS管的衬底与外部电源的正极相连，所述的第二PMOS管的栅极分别与所述的第二NMOS管的源极及所述的第四NMOS管的源极相连，所述的第二PMOS管的漏极分别与所述的第一NMOS管的漏极、所述的第二NMOS管的漏极及所述的反相器的输入端相连，所述的第二PMOS管的漏极作为栅压自举异或/同或电路的同或输出端，所述的反相器的输出端作为栅压自举异或/同或电路的异或输出端，所述的第一NMOS管的栅极与所述的第四NMOS管的漏极相连，所述的第一NMOS管的衬底接地，所述的第三NMOS管的栅极与外部电源的正极相连，所述的第三NMOS管的漏极与所述的第二NMOS管的栅极相连，所述的第二NMOS管的衬底接地，所述的第四NMOS管的栅极与外部电源的正极相连。