一种产生I/Q两路正交时钟的电路及方法

摘要：

本发明公开了一种产生I/Q两路正交时钟的电路及方法，其中电路包括：鉴频鉴相模块PFD、延迟线模块和相位控制模块，其中：输入时钟CLK_0和输出时钟CLK_90作为PFD的输入，PFD的输出作为相位控制模块的输入，相位控制模块输出作为延迟线模块的输入，延迟线模块的输出为输出时钟CLK_90。通过本发明实施例通过基于延迟线的I/Q两路时钟产生电路，可以实现较精准的90度相差时钟产生，并且具有低成本，性能可靠等优势，具有良好的设计优越性。

专利类型：发明专利

申请/专利号：CN201410132062.8

申请日期：2014-04-02

公开/公告号：CN103888132A

公开/公告日：2014-06-25

主分类号：H03L7/08(2006.01)I

申请/专利权人:广东顺德中山大学卡内基梅隆大学国际联合研究院%中山大学%胡建国

发明/设计人:胡建国;段志奎;郝志刚;吴劲

主申请人地址:528000 广东省佛山市顺德南国东路

专利代理机构:广州三环专利代理有限公司 44202

代理人:郝传鑫%熊永强

国别省市代码:广东;44

权利要求：

一种产生I/Q两路正交时钟的电路，其特征在于，包括：鉴频鉴相模块PFD、延迟线模块和相位控制模块，其中：输入时钟CLK_0和输出时钟CLK_90作为PFD的输入，PFD的输出作为相位控制模块的输入，相位控制模块输出作为延迟线模块的输入，延迟线模块的输出为输出时钟CLK_90。