一种基于时域比较器的宽输入摆幅Flash ADC电路

摘要：

本发明涉及一种Flash ADC(闪速型模拟数字转换器)电路，尤其涉及一种基于时域比较器的宽输入摆幅Flash ADC电路。具体是将传统Flash ADC中的电压比较器电路用新型的时域比较器电路代替，降低整个Flash ADC电路所消耗的功耗；同时采用N型和P型两种时域比较器，并为传统的时域比较器增加了单位增益电平调整电路，这些技术保证较大的输入摆幅。本发明涉及的基于时域比较器的Flash ADC电路具有0.4V-1.4V的输入摆幅、500Mhz的转换速率、5位的量化精度、2.9mW的功耗和较小的面积成本。本发明解决了现有ADC难以同时满足宽输入摆幅、高速、低功耗、小成本和中低精度的难题。此外，本发明的新型Flash ADC还可以作为流水线型ADC、分步式ADC等其他类型ADC的子模块，具有很高的实用价值。

专利类型：发明专利

申请/专利号：CN201410116300.6

申请日期：2014-03-24

公开/公告号：CN104092465A

公开/公告日：2014-10-08

主分类号：H03M1/36(2006.01)I

申请/专利权人:北京大学

发明/设计人:宫礼星;盖伟新

主申请人地址:100871 北京市海淀区颐和园路5号北京大学

国别省市代码:北京;11

权利要求：

一种基于时域比较器的宽输入摆幅Flash ADC电路，包括：一个采样保持电路、一个产生基准电压的电阻阶梯、16个N型时域比较器、15个P型时域比较器和1个编码电路Encoder，其特征在于：(1)采用具有低功耗特性的时域比较器电路，替代传统的高功耗型电压比较器电路；(2)在不同的输入电压区间，分别采用N型时域比较器和P型时域比较器；(3)在传统时域比较器的基础上增加单位增益电平调整电路，单位增益的电平调整电路可以保证不改变输入信号大小差值的条件下，对输入信号的电压进行调整。