一种用于锁相环电路的锁定检测电路

摘要：

一种用于锁相环电路的锁定检测电路，包含相位检测电路和锁定检测电路，其中，所述相位检测电路包含至少两个触发器，第一触发器、第二触发器的Q端分别产生QU、QD信号；所述锁定检测电路包含与门电路、或门电路、异或门电路、至少两个延迟电路、至少两个触发器，并接收QU、QD信号。当PLL电路从开始工作到频率锁定的过程中，所述锁定检测电路的输出状态信号LOCKDET为低；当PLL的输出信号频率稳定的时候，锁定检测电路的输出状态信号LOCKDET为高。在锁定过程中没有误操作，没有多次输出锁定检测信号。

专利类型：发明专利

申请/专利号：CN201410106552.0

申请日期：2014-03-20

公开/公告号：CN103888131A

公开/公告日：2014-06-25

主分类号：H03L7/08(2006.01)I

申请/专利权人:上海华力微电子有限公司

发明/设计人:蔡俊;张宁;王本艳

主申请人地址:201210 上海市浦东新区张江高科技园区高斯路568号

专利代理机构:上海申新律师事务所 31272

代理人:吴俊

国别省市代码:上海;31

权利要求：

一种用于锁相环电路的锁定检测电路，其特征在于，包含相位检测电路和锁定检测电路，所述相位检测电路包含第一、第二触发器；所述第一触发器、第二触发器的D端分别接有电源，Q端分别产生QU、QD信号，第一触发器的CKL端接收CLKREF信号，第二触发器的CKL端接收CLKFB信号；所述锁定检测电路包含与门电路、或门电路、异或门电路、至少两个延迟电路、至少两个触发器；所述或门电路的输入端连接所述第一触发器、第二触发器的Q端，所述或门电路的输出端连接第一延迟电路，所述与门电路的输入端连接所述第一触发器、第二触发器的Q端，所述与门电路的输出端连接第三触发器的CLK端，所述第三触发器的Q端分别连接第四触发器的D端和第二延迟电路的输入端，所述第二延迟电路的输出端连接所述异或门电路的一端，所述异或门电路的另一端连接所述第四触发器的CLK端，所述第四触发器的Q端输出信号给LOCKDET。