一种多相时钟发生电路

摘要：

本发明涉及一种多相时钟发生电路，该电路包括：输入节点、N个第一延迟单元及N个输出节点，N为大于或等于2的正整数；第一个第一延迟单元的第一延迟输入端连接至所述输入节点，第一延迟输出端连接至第一个输出节点；第二至第N-1个第一延迟单元的第一延迟输入端连接至上一个第一延迟单元的第一延迟输出端，第一延迟输出端分别连接至下一个第一延迟单元的第一延迟输入端及其对应序号的输出节点，第N个第一延迟单元的第一延迟输出端连接至第N个输出节点；所述第一延迟控制端连接至延迟调制信号；所述输出节点适于输出一路相应的相移时钟信号。本发明能够输出精确相移的多相时钟信号。

专利类型：发明专利

申请/专利号：CN201410080877.6

申请日期：2014-03-06

公开/公告号：CN103840796A

公开/公告日：2014-06-04

主分类号：H03K3/02(2006.01)I

申请/专利权人:上海华虹宏力半导体制造有限公司

发明/设计人:陈丹凤

主申请人地址:201203 上海市浦东新区张江高科技园区祖冲之路1399号

专利代理机构:北京集佳知识产权代理有限公司 11227

代理人:吴靖靓%骆苏华

国别省市代码:上海;31

权利要求：

一种多相时钟发生电路，其特征在于，包括：输入节点、N个第一延迟单元及N个输出节点，N为大于或等于2的正整数；所述输入节点连接至原始时钟信号；所述第一延迟单元包括第一延迟输入端、第一延迟输出端及第一延迟控制端，第一个第一延迟单元的第一延迟输入端连接至所述输入节点，第一延迟输出端连接至第一个输出节点；第二至第N‑1个第一延迟单元的第一延迟输入端连接至上一个第一延迟单元的第一延迟输出端，第一延迟输出端分别连接至下一个第一延迟单元的第一延迟输入端及其对应序号的输出节点，第N个第一延迟单元的第一延迟输出端连接至第N个输出节点；所述第一延迟单元的第一延迟控制端连接至延迟调制信号；第一个输出节点适于输出与所述原始时钟信号具备相位差的一路相移时钟信号，第二至第N个输出节点适于输出与前一个输出节点所输出相移时钟信号具备相位差的另一路相移时钟信号。