一种滤波器带宽校准电路

摘要：

本发明提供一种滤波器带宽校准电路。技术方案包括振荡器，计数器，差值比较器，寄存器，分频器，最小误差存储模块以及二进制搜索算法模块。其中二进制搜索算法模块生成频率控制码，并输出至振荡器和最小误差存储模块，振荡器产生相对应的振荡信号，并输出至计数器，最小误差存储模块对频率控制码进行存储。计数器计数振荡器产生的振荡信号上升沿的个数，并将计算结果输出至差值比较器。差值比较器将比较得到的误差绝对值输出至最小误差存储模块，将误差符号输出至二进制搜索算法模块。最小误差存储模块存储误差绝对值。本发明相对于现有的带宽校准电路设计的滤波器，所需的电容或者电阻个数会大大的降低，节省了面积，降低了设计复杂度。

专利类型：发明专利

申请/专利号：CN201410024682.X

申请日期：2014-01-19

公开/公告号：CN103716040A

公开/公告日：2014-04-09

主分类号：H03L1/00(2006.01)I

申请/专利权人:中国人民解放军国防科学技术大学%湖南晟芯源微电子科技有限公司

发明/设计人:李建成;李松亭;谷晓忱;王宏义;颜盾;黄冲

主申请人地址:410073 湖南省长沙市开福区德雅路109号

专利代理机构:国防科技大学专利服务中心 43202

代理人:王文惠

国别省市代码:湖南;43

权利要求：

一种滤波器带宽校准电路，包括二进制搜索算法模块，其特征在于，还包括一个振荡器，一个计数器，一个差值比较器，一个寄存器，一个分频器，一个最小误差存储模块；其中二进制搜索算法模块生成频率控制码，并将频率控制码输出至振荡器和最小误差存储模块，振荡器产生与频率控制码相对应的振荡信号，并输出至计数器，最小误差存储模块对频率控制码进行存储；外部电路产生的时钟信号输入至分频器，分频器将分频后的时钟信号输出至计数器；计数器在接收到的分频后的时钟信号为高电平时，计数振荡器产生的振荡信号上升沿的个数，并将计算结果输出至差值比较器；差值比较器将接收的计数结果与来自于寄存器的参考数值进行比较，并将比较得到的误差绝对值输出至最小误差存储模块，将比较得到的误差符号输出至二进制搜索算法模块；最小误差存储模块存储误差绝对值；二进制搜索算法模块根据接收的误差符号选择相应的频率控制码输出至振荡器。