一种自举时钟采样开关的时钟馈通补偿方法与电路
本发明提供了一种自举时钟采样开关的时钟馈通补偿方法,通过在采样输出节点加入新的伪开关,并使新的伪开关的栅极偏置在互补的栅压自举电路的时钟输出端,使得新加入的伪开关与原有的伪开关所通过Cgd耦合到Vout上所产生的误差量能够相互抵消。本发明提供了使用上述方法设计的一种自举时钟采样开关的时钟馈通补偿电路,优选引入一组处于关断状态的伪开关,在采样保持阶段,互补的输入信号分别通过寄生的Cds电容耦合到Vout,由于输入信号是互补的,所以Cds产生的串扰可以相互抵消。本发明提供的一种自举时钟采样开关的时钟馈通补偿电路减小了时钟馈通效应对信号采样的影响,提高了采样场效应管的线性度,降低了采样电路的谐波失真度,并提高了采样速度和采样精度。
发明专利
CN201410017416.4
2014-01-15
CN103825616A
2014-05-28
H03M1/54(2006.01)I
厦门优迅高速芯片有限公司
林少衡
361000 福建省厦门市软件园二期观日路52号402
厦门市首创君合专利事务所有限公司 35204
杨依展
福建;35
一种自举时钟采样开关的时钟馈通补偿方法,其特征在于:在采样输出端INN和INP分别加入一伪开关晶体管M2、M4;所述伪开关晶体管M2、M4的栅极偏置在与采样晶体管M1、M3互补的栅压自举电路的时钟输出端;在采样输出端INN与INP再分别加入一新伪开关晶体管M5、M6;所述新伪开关晶体管M5、M6的栅极偏置为与所述伪开关晶体管M2、M4互补的栅压自举电路的时钟输出端。