一种基于神经元MOS管的三值动态BiCMOS或门设计
本实用新型公开了一种基于神经元MOS管的三值动态BiCMOS或门设计,包括高电平实现电路、中间电平实现电路、低电平实现电路;所述高电平实现电路包括nMOS管N1,三输入浮栅nMOS管N2,pnp型三极管Q1;所述中间电平实现电路包括pMOS管P2,npn型三极管Q3;所述低电平实现电路包括pMOS管P1,三输入浮栅nMOS管N3,npn型三极管Q2;所述pMOS管P1和P2的源级接工作电压VDD,栅极分别接CP和<img file="DDA0000442837340000011.TIF" wi="88" he="72" />漏极分别接N3的漏极和Q3的基极;所述nMOS管N1的源级接地,栅极接<img file="DDA0000442837340000012.TIF" wi="96" he="64" />漏极接N2的漏极;所述三输入浮栅nMOS管N2和N3的三个输入分别接x、y、GND和<img file="DDA0000442837340000013.TIF" wi="160" he="72" />GND;本实用新型的有益效果是:电路具有高集成度、高速、大驱动能力的特点,多值动态多输入浮栅技术又使得电路极大的降低了功耗,且电路工作状态可控。
实用新型
CN201320855593.0
2013-12-20
CN203645649U
2014-06-11
H03K19/20(2006.01)I
浙江大学城市学院
胡晓慧;杭国强;周选昌;杨旸;章丹艳
310015 浙江省杭州市湖州街50号
杭州九洲专利事务所有限公司 33101
张羽振
浙江;33
一种基于神经元MOS管的三值动态BiCMOS或门设计,其特征在于:包括高电平实现电路、中间电平实现电路、低电平实现电路;所述高电平实现电路包括nMOS管N1,三输入浮栅nMOS管N2,pnp型三极管Q1;所述中间电平实现电路包括pMOS管P2,npn型三极管Q3;所述低电平实现电路包括pMOS管P1,三输入浮栅nMOS管N3,npn型三极管Q2;所述pMOS管P1和P2的源级接工作电压VDD,栅极分别接CP和<img file="FDA0000442837310000011.TIF" wi="103" he="85" />漏极分别接N3的漏极和Q3的基极;所述nMOS管N1的源级接地,栅极接<img file="FDA0000442837310000012.TIF" wi="104" he="84" />漏极接N2的漏极;所述三输入浮栅nMOS管N2和N3的三个输入分别接x、y、GND和<img file="FDA0000442837310000013.TIF" wi="166" he="91" />GND;所述三极管Q1、Q2、Q3的基极分别接N2的源级、N3的源级、P2的漏极,所述三极管Q1、Q2、Q3的集电极分别接工作电压VDD、输出F、输出F,所述三极管Q1、Q2、Q3的发射极分别接输出F、GND、1/2VDD。