一种无静态功耗的芯片打线选择电路

摘要：

本实用新型公开一种无静态功耗的芯片打线选择电路；PMOS管T1的D极与电路控制端及电路受控端连接，G极接电容C1及电阻R2一端，还接PMOS管T4的D极；PMOS管T1的S极串联电阻R1后接VDD、PMOS管T4的S极和G极及PMOS管T2的S极；电容C1的另一端接GND；电阻R2的另一端同时接PMOS管T2与NMOS管T3的D极，NMOS管T3的S极接GND，而PMOS管T2与NMOS管T3的G极相接后连接电路受控端。本实用新型只有电路控制端连接GND时需一根连接线，且电路控制端连接GND或者悬空都无静态功耗。

专利类型：实用新型

申请/专利号：CN201320541004.1

申请日期：2013-09-02

公开/公告号：CN203504528U

公开/公告日：2014-03-26

主分类号：H03K19/094(2006.01)I

申请/专利权人:矽恩微电子(厦门)有限公司

发明/设计人:赵东世

主申请人地址:361000 福建省厦门市软件园创新技术大厦A区8楼

专利代理机构:厦门市新华专利商标代理有限公司 35203

代理人:廖吉保

国别省市代码:福建;35

权利要求：

一种无静态功耗的芯片打线选择电路，其特征在于：包括PMOS管T1、电阻R1、电容C1、PMOS管T2、NMOS管T3、电阻R2及PMOS管T4；PMOS管T1的D极与电路控制端及电路受控端连接，G极接电容C1及电阻R?2一端，还接PMOS管T4的D极；PMOS管T1的S极串联电阻R1后接VDD、PMOS管T4的S极和G极及PMOS管T2的S极；电容C1的另一端接GND；电阻R2的另一端同时接PMOS管T2与NMOS管T3的D极，NMOS管T3的S极接GND，而PMOS管T2与NMOS管T3的G极相接后连接电路受控端。