一种全定制的五模冗余表决电路

摘要：

一种全定制的五模冗余表决电路，第一两输入保护门模块DIGG1的两个输入端口和三输入保护门模块TIGG的三个输入端口分别构成表决电路输入端，第一两输入保护门模块DIGG1输出端和三输入保护门模块TIGG的输出端分别对应连接第二两输入保护门模块DIGG2的两个输入端口，第二两输入保护门模块DIGG2的输出端构成整个五模冗余表决电路的输出端。第一两输入保护门模块DIGG1的两个输入端口和三输入保护门模块TIGG的三个输入端口连接至输出信号的电平值完全相同的5个相同的模块，并对5个模块的输出进行表决输出。本发明能够对发生在输入端口的单比特、两比特、三比特、四比特SBU/MBUs进行屏蔽。

专利类型：发明专利

申请/专利号：CN201310755085.X

申请日期：2013-12-30

公开/公告号：CN103716030A

公开/公告日：2014-04-09

主分类号：H03K19/003(2006.01)I

申请/专利权人:天津大学

发明/设计人:徐江涛;李渊清;史再峰;姚素英;高静

主申请人地址:300072 天津市南开区卫津路92号

专利代理机构:天津市北洋有限责任专利代理事务所 12201

代理人:杜文茹

国别省市代码:天津;12

权利要求：

一种全定制的五模冗余表决电路，包括有第一两输入保护门模块DIGG1、第二两输入保护门模块DIGG2和一个三输入保护门模块TIGG，其特征在于，所述的第一两输入保护门模块DIGG1的两个输入端口（A4、A5）和三输入保护门模块TIGG的三个输入端口（A1、A2、A3）分别构成表决电路输入端，所述的第一两输入保护门模块DIGG1输出端（Y2）和三输入保护门模块TIGG的输出端（Y1）分别对应连接所述的第二两输入保护门模块DIGG2的两个输入端口，所述第二两输入保护门模块DIGG2的输出端（Y）构成整个五模冗余表决电路的输出端。