一种支持多值逻辑的三稳态RS触发器

摘要：

本发明涉及一种支持多值逻辑的三稳态RS触发器，属于数字电路技术领域。包括三个与非门G1、G2和G3，两个与门AND1和AND2。三稳态RS触发器的两个输入为S、R，两个输出为Q、N。G3的四输入端的输入分别为S、R、Q、N，G1的三个输入端分别连接G3的输出端、S、AND2的输出端，G2的三个输入端分别连接G3的输出端、R、AND1的输出端；AND1的两个输入端均连接G1的输出Q，AND2的两个输入端均连接G2的输出N。本发明能获取01,10,11三种稳定状态，实现多值逻辑，结构简单易行，为构建基于数字电路的分子计算机提供技术支持。

专利类型：发明专利

申请/专利号：CN201310729152.0

申请日期：2013-12-25

公开/公告号：CN103701450A

公开/公告日：2014-04-02

主分类号：H03K19/00(2006.01)I

申请/专利权人:北京理工大学

发明/设计人:李艳梅;马天宝;任会兰;宁建国;余文

主申请人地址:100081 北京市海淀区中关村南大街5号

国别省市代码:北京;11

权利要求：

一种支持多值逻辑的三稳态RS触发器，其特征在于：包括三个与非门G1、G2和G3，两个与门AND1和AND2；其中，G1和G2分别包括三输入端和一输出端，G3包括四输入端和一个输出端，AND1和AND2分别包括两个输入端和一个输出端；三稳态RS触发器的两个输入为S、R，两个输出Q、N分别为G1和G2的输出；组成部分间的连接关系为：G3的四输入端的输入分别为S、R、Q、N，G1的三个输入端分别连接G3的输出端、S、AND2的输出端，G2的三个输入端分别连接G3的输出端、R、AND1的输出端；AND1的两个输入端均连接G1的输出Q，AND2的两个输入端均连接G2的输出N；当三稳态RS触发器的两个输入S、R为不同逻辑电平时，两个输出端Q和N为两种互补的稳定状态；当三稳态RS触发器的两个输入S、R均为高电平时，触发器保持上一个状态不变；当三稳态RS触发器的两个输入S、R均为低电平时，触发器输出端Q和N均为1，且持续保持；所述的三稳态RS触发器，其特征方程为：Qn+1＝S+QnRNn+1＝R+NnS其中，Qn和Nn分别表示第n时刻的输出端状态，Qn+1和Nn+1分别表示第n+1时刻的输出端状态。