一种动态单元匹配的方法和装置

摘要：

本发明实施例提供了一种动态单元匹配的方法和装置，用以解决在多比特DAC中采用CLA算法进行动态单元匹配时，会引入谐波，从而导致系统动态范围下降的问题。该方法包括：确定多比特数模转换器DAC中前一次选通的单元部件的起始位与当前次使用的步进之和，对该DAC中的单元部件的个数取余得到的余数，为当前次待选通的单元部件的起始位；该DAC在一次数模转换过程中配置的余数不相等的步进的个数大于或等于2，且配置的余数不相等的步进中至少两个步进的使用次数大于零；根据当前次接收到的数字信号以及确定的当前次待选通的单元部件的起始位，确定当前次待选通的单元部件，并选通确定的单元部件。

专利类型：发明专利

申请/专利号：CN201310695426.9

申请日期：2013-12-17

公开/公告号：CN103684452A

公开/公告日：2014-03-26

主分类号：H03M1/06(2006.01)I

申请/专利权人:华为技术有限公司

发明/设计人:李定;方尚侠

主申请人地址:518129 广东省深圳市龙岗区坂田华为总部办公楼

专利代理机构:北京同达信恒知识产权代理有限公司 11291

代理人:黄志华

国别省市代码:广东;44

权利要求：

一种动态单元匹配的方法，其特征在于，包括：确定多比特数模转换器DAC前一次接收到的数字信号序列所选通的单元部件的起始位，与转换所述DAC当前次接收到的数字信号序列所使用的步进之和，将确定的和对所述DAC中的单元部件的个数取余得到余数，将得到的余数作为所述DAC当前次接收到的数字信号序列所需要选通的单元部件的起始位；所述DAC配置的余数不相等的步进的个数大于或等于2，且配置的余数不相等的步进中至少两个步进的使用次数大于零；一个步进的余数为该步进对所述DAC中的单元部件的个数取余；根据当前次接收到的数字信号序列以及当前次接收到的数字信号序列所需要选通的单元部件的起始位，确定当前次接收到的数字信号序列所需要选通的单元部件，从而选通确定的单元部件。