一种多分量混合信号发生器及多分量混合信号发生方法
本发明公开了一种多分量混合信号发生器及多分量混合信号发生方法,由单片FPGA和模拟电路构成,单片FPGA内嵌有接口单元、时钟发生单元、脉冲逻辑发生单元和相频逻辑发生单元,模拟电路包括脉冲波变换、正弦波混合、全分量叠加3个环节;模拟电路与FPGA连线数与混合信号分量数一致;混合信号包括1个直流分量、若干个脉冲分量和正弦分量,每个分量的幅度、频率、脉宽、初始相位均可设置;所有分量的幅度由微处理器直接设置DAC实现;模拟电路与FPGA连线数与信号分量数相等。本发明特别适合需要波形复杂、多源独立叠加、长运行时间等一个或多个特征的应用场合。本发明可以实现谐波合成,还可升级为多路多分量混合信号发生器。
发明专利
CN201310626687.5
2013-12-02
CN103607182A
2014-02-26
H03K3/02(2006.01)I
哈尔滨理工大学
童子权;任丽军;于晓洋;孙连义;李卓然;林舒
150001 黑龙江省哈尔滨市南岗区西大直街357号
黑龙江;23
一种多分量混合信号发生器,其特征在于:它是由模拟电路和单片可编程逻辑器件构成,可编程逻辑器件内嵌有接口单元、时钟发生单元、脉冲控制逻辑单元和相频控制逻辑单元,接口电路连接微处理器,时钟发生单元连接外部输入时钟,接口电路分别连接脉冲控制逻辑单元和相频控制逻辑单元,时钟发生单元分别连接脉冲控制逻辑单元、相频控制逻辑单元和模拟电路;脉冲控制逻辑单元包括脉冲参数锁存器、脉冲控制逻辑数控振荡器、脉冲控制逻辑相位加法器和数据比较器,时钟发生单元连接脉冲控制逻辑数控振荡器,脉冲控制逻辑数控振荡器连接脉冲控制逻辑相位加法器,脉冲控制逻辑相位加法器连接数据比较器,数据比较器连接模拟电路;相频控制逻辑单元包括相频参数锁存器、相频控制逻辑数控振荡器和相频控制逻辑相位加法器,时钟发生单元连接相频控制逻辑数控振荡器,相频控制逻辑数控振荡器连接相频控制逻辑相位加法器,相频控制逻辑相位加法器连接模拟电路。