一种用于提高电压驱动能力的缓冲器

摘要：

一种用于提高电压驱动能力的缓冲器，所述缓冲器设有4个NMOS管：MN1、MN2、MN3和MN4，三个PMOS管：MP1、MP2和MP3，以及一个电阻R。本发明缓冲器中，差分放大器和输出形成负反馈，使输出电压的变化随环境的变化很小；缓冲器中的电流源用NMOS管，即MN1、MN4代替以往的PMOS管，很好的降低了缓冲器的电流，降低了整个模块的功耗；输出采用电阻R，使缓冲器的输入电平保持在较低水平；本发明结构简单，驱动能力强，同时保证输出电压的稳定性。

专利类型：发明专利

申请/专利号：CN201310566690.2

申请日期：2013-11-13

公开/公告号：CN103684420A

公开/公告日：2014-03-26

主分类号：H03K19/0948(2006.01)I

申请/专利权人:湖南城市学院

发明/设计人:杨格兰;柏娜;夏迎成;朱贾峰

主申请人地址:413000 湖南省益阳市湖南城市学院

专利代理机构:南京天翼专利代理有限责任公司 32112

代理人:汤志武

国别省市代码:湖南;43

权利要求：

一种用于提高电压驱动能力的缓冲器，其特征是所述缓冲器设有4个NMOS管：MN1、MN2、MN3和MN4，三个PMOS管：MP1、MP2和MP3，以及一个电阻R；NMOS管MN1的漏极和电源Vdd连接，栅极接外部控制信号Vcon，体端接地GND，源极和PMOS管MP1、MP2的源极相连；PMOS管MP1的栅极接外部输入信号Vi，体端接电源Vdd，漏极和PMOS管MN2的漏极、栅极以及PMOS管MN3的栅极相连；电阻R的两端设为A端和B端，PMOS管MP2的栅极和NMOS管MN4的源极、电阻R的A端相连，漏极和NMOS管MN3的漏极相连，体端和电源Vdd相连；NMOS管MN2的源极和体端接地GND；NMOS管MN3的源极和体端接地GND；NMOS管MN4的漏极接电源Vdd，体端接地GND；电阻R的B端接地GND；所述缓冲器的输出端Vout为电阻R的A端。